ဆောင်းပါးတစ်ပုဒ်တွင် MOSFET ကို နားလည်ပါ

ပါဝါ semiconductor ကိရိယာများကို စက်မှုလုပ်ငန်း၊ သုံးစွဲမှု၊ စစ်ရေးနှင့် အခြားနယ်ပယ်များတွင် တွင်ကျယ်စွာ အသုံးပြုကြပြီး မဟာဗျူဟာမြောက် အနေအထားရှိသည်။ ပုံတစ်ပုံမှ ပါဝါစက်များ၏ အလုံးစုံပုံကို ကြည့်ကြပါစို့။

ပါဝါတစ်ပိုင်းလျှပ်ကူးပစ္စည်းကိရိယာများကို circuit signals များ၏ထိန်းချုပ်မှုဒီဂရီအလိုက် အမျိုးအစား၊ semi-controlled type နှင့် non-controlled type ဟူ၍ ခွဲခြားနိုင်သည်။ သို့မဟုတ် မောင်းနှင်ပတ်လမ်း၏ အချက်ပြဂုဏ်သတ္တိများနှင့်အညီ ၎င်းအား ဗို့အားမောင်းနှင်သောအမျိုးအစား၊ လက်ရှိမောင်းနှင်သည့်အမျိုးအစား စသည်တို့ကို ခွဲခြားနိုင်သည်။

အမျိုးအစားခွဲခြားခြင်း။	အမျိုးအစား	သီးခြားပါဝါတစ်ပိုင်းလျှပ်ကူးကိရိယာများ
လျှပ်စစ်အချက်ပြမှုများကို ထိန်းချုပ်နိုင်မှု	Semi-controlled အမျိုးအစား	SCR
	ထိန်းချုပ်မှုအပြည့်	GTO၊ GTR၊ MOSFET၊ IGBT
	ထိန်းမရသော	ပါဝါ Diode
အချက်ပြ မောင်းနှင်တတ်ပါတယ်။	ဗို့အား မောင်းနှင်သည့် အမျိုးအစား	IGBT၊MOSFET၊SITH
အချက်ပြ မောင်းနှင်တတ်ပါတယ်။	လက်ရှိမောင်းနှင်နေသောအမျိုးအစား	SCR၊ GTO၊ GTR
ထိရောက်သောအချက်ပြလှိုင်းပုံစံ	Pulse trigger အမျိုးအစား	SCR၊ GTO
ထိရောက်သောအချက်ပြလှိုင်းပုံစံ	အီလက်ထရွန်းနစ်ထိန်းချုပ်မှုအမျိုးအစား	GTR၊ MOSFET၊ IGBT
လက်ရှိသယ်ဆောင်နေသော အီလက်ထရွန်ပါဝင်သည့် အခြေအနေများ	စိတ်ကြွကိရိယာ	Power Diode၊ SCR၊ GTO၊ GTR၊ BSIT၊ BJT
	Unipolar ကိရိယာ	MOSFET၊ထိုင်
	ပေါင်းစပ်ကိရိယာ	MCT၊ IGBT၊ SITH နှင့် IGCT

မတူညီသော ပါဝါတစ်ပိုင်းလျှပ်ကူးကိရိယာများသည် ဗို့အား၊ လက်ရှိစွမ်းဆောင်ရည်၊ impedance စွမ်းရည်နှင့် အရွယ်အစားစသည့် မတူညီသော ဝိသေသလက္ခဏာများရှိသည်။ လက်တွေ့အသုံးပြုရာတွင် မတူညီသောနယ်ပယ်များနှင့် လိုအပ်ချက်များအရ သင့်လျော်သောစက်ပစ္စည်းများကို ရွေးချယ်ရန် လိုအပ်ပါသည်။

မတူညီသော ပါဝါတစ်ပိုင်းလျှပ်ကူးကိရိယာများ၏ ကွဲပြားခြားနားသော လက္ခဏာများ

ဆီမီးကွန်ဒတ်တာစက်မှုလုပ်ငန်းသည် ၎င်း၏မွေးစကတည်းက ရုပ်ပိုင်းဆိုင်ရာပြောင်းလဲမှု မျိုးဆက်သုံးဆက်ကို ဖြတ်သန်းခဲ့သည်။ ယခုအချိန်အထိ Si မှ ကိုယ်စားပြုသည့် ပထမတစ်ပိုင်းလျှပ်ကူးပစ္စည်းကို ပါဝါတစ်ပိုင်းလျှပ်ကူးကိရိယာများနယ်ပယ်တွင် အဓိကအသုံးပြုနေဆဲဖြစ်သည်။

တစ်ပိုင်းလျှပ်ကူးပစ္စည်း		Bandgap (eV)	အရည်ပျော်မှတ်(K)	အဓိကလျှောက်လွှာ
1st generation semiconductor ပစ္စည်းများ	Ge	၁.၁	၁၂၂၁	ဗို့အားနိမ့်၊ ကြိမ်နှုန်းနိမ့်၊ အလတ်စား ပါဝါထရန်စစ္စတာများ၊ ဓါတ်ဖမ်းကိရိယာများ
2nd မျိုးဆက် semiconductor ပစ္စည်းများ	Si	၀.၇	၁၆၈၇
တတိယမျိုးဆက် semiconductor ပစ္စည်းများ	GaAs	၁.၄	၁၅၁၁	မိုက်ခရိုဝေ့၊ မီလီမီတာ လှိုင်းကိရိယာများ၊ အလင်းထုတ်လွှတ်သည့် ကိရိယာများ
	SiC	၃.၀၅	၂၈၂၆	1. High-temperature, high-frequency, radiation-resistant high-power devices 2. အပြာရောင်၊ အဆင့်၊ ခရမ်းရောင် အလင်းထုတ်လွှတ်သော ဒိုင်အိုဒိတ်များ၊ ဆီမီးကွန်ဒတ်တာ လေဆာများ
	GaN	၃.၄	၁၉၇၃
	AIN	၆.၂	၂၄၇၀
	C	၅.၅	3800
	ZnO	၃.၃၇	၂၂၄၈

တစ်ပိုင်းထိန်းချုပ်ပြီး အပြည့်အဝထိန်းချုပ်ထားသော ပါဝါစက်ပစ္စည်းများ၏ လက္ခဏာများကို အကျဉ်းချုပ်ဖော်ပြပါ-

စက်အမျိုးအစား	SCR	GTR	MOSFET	IGBT
ထိန်းချုပ်မှုအမျိုးအစား	သွေးခုန်နှုန်းအစပျိုး	လက်ရှိထိန်းချုပ်မှု	ဗို့အားထိန်းချုပ်မှု	ရုပ်ရှင်စင်တာ
ကိုယ်တိုင်ပိတ်လိုင်း	ကူးသန်းသွားလာမှုပိတ်ခြင်း။	ကိုယ်တိုင်ပိတ်ကိရိယာ	ကိုယ်တိုင်ပိတ်ကိရိယာ	ကိုယ်တိုင်ပိတ်ကိရိယာ
အလုပ်လုပ်တဲ့အကြိမ်ရေ	＜1khz	＜30khz	20khz-Mhz	＜40khz
မောင်းနှင်အား	သေးငယ်သည်။	ကြီးတယ်။	သေးငယ်သည်။	သေးငယ်သည်။
ဆုံးရှုံးမှုများကို ကူးပြောင်းခြင်း။	ကြီးတယ်။	ကြီးတယ်။	ကြီးတယ်။	ကြီးတယ်။
conduction ဆုံးရှုံးမှု	သေးငယ်သည်။	သေးငယ်သည်။	ကြီးတယ်။	သေးငယ်သည်။
ဗို့အားနှင့် လက်ရှိအဆင့်	最大	ကြီးတယ်။	အနည်းဆုံး	နောက်ထပ်
ရိုးရိုး applications များ	အလတ်စား ကြိမ်နှုန်း induction အပူပေးခြင်း	UPS ကြိမ်နှုန်းပြောင်းစက်	switching power supply	UPS ကြိမ်နှုန်းပြောင်းစက်
စျေးနှုန်း	အနိမ့်ဆုံး	အောက်ပိုင်း	အလယ်တွင်	ဈေးအကြီးဆုံး
conductance modulation အကျိုးသက်ရောက်မှု	ရှိသည်	ရှိသည်	မရှိ	ရှိသည်

MOSFET ကို သိအောင်လုပ်ပါ။

MOSFET တွင် မြင့်မားသော input impedance၊ ဆူညံသံနည်းပါးပြီး ကောင်းသောအပူတည်ငြိမ်မှုရှိသည်။ ၎င်းတွင် ရိုးရှင်းသော ထုတ်လုပ်မှု လုပ်ငန်းစဉ်နှင့် အားကောင်းသော ဓာတ်ရောင်ခြည်များ ပါရှိသောကြောင့် ၎င်းကို အသံချဲ့စက် ဆားကစ်များ သို့မဟုတ် switching circuit များတွင် အသုံးပြုလေ့ရှိသည်။

(1) အဓိက ရွေးချယ်မှု ကန့်သတ်ချက်များ- မြောင်း-ရင်းမြစ် ဗို့အား VDS (ဗို့အား ခံနိုင်ရည်)၊ ID စဉ်ဆက်မပြတ် ယိုစိမ့်နေသော လက်ရှိ၊ RDS(on-resistance)၊ Ciss input capacitance (လမ်းဆုံစွမ်းရည်)၊ အရည်အသွေးအချက် FOM=Ron*Qg စသည်တို့။

(2) မတူညီသော လုပ်ငန်းစဉ်များ အရ ၎င်းအား TrenchMOS- ကတုတ်ကျင်း MOSFET ဟူ၍ ခွဲခြားထားပြီး အဓိကအားဖြင့် 100V အတွင်း ဗို့အားနိမ့်သော နေရာတွင်၊ SGT (Split Gate) MOSFET - 200V အတွင်း အလတ်စားနှင့် အနိမ့်ဗို့အားအကွက်တွင် အဓိကအားဖြင့် ခွဲထွက်တံခါး MOSFET၊ SJ MOSFET: စူပါလမ်းဆုံ MOSFET၊ အဓိကအားဖြင့် High voltage field 600-800V;

open-drain circuit ကဲ့သို့သော switching power supply တွင် drain သည် open-drain ဟုခေါ်သော ဝန်နှင့် နဂိုအတိုင်း ချိတ်ဆက်ထားသည်။ အဖွင့်-မြောင်းပတ်လမ်းတစ်ခုတွင်၊ ဝန်အားချိတ်ဆက်ထားသည့် ဗို့အားမည်မျှမြင့်မားစေကာမူ ဝန်လျှပ်စီးကြောင်းအား ဖွင့်/ပိတ်နိုင်သည်။ ၎င်းသည် အကောင်းဆုံး analog switching device တစ်ခုဖြစ်သည်။ ဤသည်မှာ MOSFET ၏ နိယာမကို ကူးပြောင်းကိရိယာတစ်ခုဖြစ်သည်။

စျေးကွက်ဝေစုအရ MOSFET များသည် နိုင်ငံတကာထုတ်လုပ်သူများ၏လက်တွင် အားလုံးနီးပါးကို စုစည်းထားသည်။ ၎င်းတို့အနက် Infineon သည် 2015 ခုနှစ်တွင် IR (American International Rectifier Company) ကို ၀ယ်ယူခဲ့ပြီး လုပ်ငန်းခေါင်းဆောင်ဖြစ်လာခဲ့သည်။ ON Semiconductor သည် 2016 ခုနှစ် စက်တင်ဘာလတွင် Fairchild Semiconductor ၏ဝယ်ယူမှုကို ပြီးမြောက်ခဲ့သည်။ စျေးကွက်ဝေစုသည် ဒုတိယနေရာသို့ ခုန်တက်သွားပြီး အရောင်းအဆင့်များမှာ Renesas၊ Toshiba၊ IWC၊ ST၊ Vishay၊ Anshi၊ Magna စသည်တို့ဖြစ်သည်။

ပင်မရေစီးကြောင်း MOSFET အမှတ်တံဆိပ်များကို အမေရိကန်၊ ဂျပန်နှင့် ကိုရီးယားစီးရီးများစွာ ခွဲခြားထားသည်။

အမေရိကန်စီးရီး- Infineon၊ IR၊ Fairchild၊ ON Semiconductor၊ ST၊ TI၊ PI၊ AOS စသည်ဖြင့်။

ဂျပန်- Toshiba၊ Renesas၊ ROHM စသည်ဖြင့်။

ကိုရီးယားစီးရီး- Magna၊ KEC၊ AUK၊ Morina Hiroshi၊ Shinan၊ KIA

MOSFET အထုပ်အမျိုးအစားများ

PCB ဘုတ်ပေါ်တွင် တပ်ဆင်ပုံအရ၊ MOSFET ပက်ကေ့ချ်၏ အဓိက အမျိုးအစား နှစ်မျိုးမှာ plug-in (Through Hole) နှင့် မျက်နှာပြင် တပ်ဆင်ခြင်း (Surface Mount) တို့ ဖြစ်သည်။ ့

plug-in အမျိုးအစားသည် MOSFET ၏ pins များသည် PCB board ၏ mounting hole များမှတဆင့်ဖြတ်သန်းပြီး PCB board သို့ ဂဟေဆော်ထားသည်။ အသုံးများသော plug-in ပက်ကေ့ဂျ်များ ပါဝင်သည်- dual in-line package (DIP)၊ transistor outline package (TO) နှင့် pin grid array package (PGA)။

ဂင်တွေ များပါတယ်။

Surface mounting သည် MOSFET pins နှင့် heat dissipation flange ကို PCB board ၏ မျက်နှာပြင်ရှိ pads များသို့ ဂဟေဆော်သည့်နေရာဖြစ်သည်။ ပုံမှန်မျက်နှာပြင် mount ပက်ကေ့ဂျ်များတွင် ပါဝင်သည်- ထရန်စစ္စတာ ကောက်ကြောင်း (D-PAK)၊ သေးငယ်သော ကောက်ကြောင်းထရန်စစ္စတာ (SOT)၊ သေးငယ်သော ကောက်ကြောင်းအထုပ်ငယ် (SOP)၊ လေးထောင့်ပြားအထုပ် (QFP)၊ ပလပ်စတစ် ဦးဆောင် ချစ်ပ်သယ်ဆောင်သူ (PLCC)၊ စသည်တို့ဖြစ်သည်။

မျက်နှာပြင်တပ်ဆင်အထုပ်

နည်းပညာတိုးတက်မှုနှင့်အတူ၊ မားသားဘုတ်များနှင့် ဂရပ်ဖစ်ကတ်များကဲ့သို့သော PCB ဘုတ်များသည် လက်ရှိတွင် တိုက်ရိုက် plug-in ထုပ်ပိုးမှု လျော့နည်း၍ နည်းပါးလာပြီး မျက်နှာပြင် တပ်ဆင်ထုပ်ပိုးမှုကို ပိုမိုအသုံးပြုပါသည်။

1. Dual in-line package (DIP)

DIP ပက်ကေ့ဂျ်တွင် ပင်တန်းနှစ်တန်းပါရှိပြီး DIP ဖွဲ့စည်းပုံပါသော ချစ်ပ်ပြားပေါက်တစ်ခုထဲသို့ ထည့်သွင်းရန် လိုအပ်သည်။ ၎င်း၏ ဆင်းသက်လာမှုနည်းလမ်းမှာ SDIP (Shrink DIP) ဖြစ်ပြီး မျုံ့နှစ်ထပ်အထုပ်တစ်ခုဖြစ်သည်။ ပင်နံပါတ်သိပ်သည်းဆသည် DIP ထက် 6 ဆပိုမိုမြင့်မားသည်။

DIP ထုပ်ပိုးမှုပုံစံများ ပါဝင်သည်- အလွှာပေါင်းစုံ ကြွေထည်နှစ်ထပ် DIP၊ အလွှာတစ်ခုစီကြွေထည်နှစ်ထပ် DIP၊ ခဲဘောင် DIP (ဖန်ထည်-ကြွေထည်တံဆိပ်ခတ်ခြင်းအမျိုးအစား၊ ပလပ်စတစ်ထုပ်ပိုးမှုဖွဲ့စည်းပုံအမျိုးအစား၊ ကြွေထည်အရည်ပျော်နည်းဖန်ထုပ်ပိုးမှု အမျိုးအစား) စသည်တို့။ DIP ထုပ်ပိုးခြင်း၏ လက္ခဏာမှာ PCB ဘုတ်ပြားများ၏ အပေါက်များကို ဂဟေဆက်ခြင်းမှ အလွယ်တကူ သိရှိနိုင်ပြီး မားသားဘုတ်နှင့် ကောင်းမွန်သော လိုက်ဖက်ညီမှုရှိသည်။

သို့ရာတွင် ၎င်း၏ထုပ်ပိုးမှုဧရိယာနှင့် အထူသည် အတော်လေးကြီးမားပြီး ပလပ်ထိုးခြင်းနှင့် ပလပ်ဖြုတ်ခြင်းလုပ်ငန်းစဉ်အတွင်း ပင်တန်းများ အလွယ်တကူ ပျက်စီးသွားသောကြောင့် ယုံကြည်စိတ်ချရမှု ညံ့ဖျင်းပါသည်။ တစ်ချိန်တည်းမှာပင်၊ လုပ်ငန်းစဉ်၏လွှမ်းမိုးမှုကြောင့်၊ ပင်နံပါတ်များသည်ယေဘုယျအားဖြင့် 100 ထက်မပိုပါ။ ထို့ကြောင့်၊ အီလက်ထရွန်းနစ်စက်မှုလုပ်ငန်း၏မြင့်မားသောပေါင်းစပ်မှုဖြစ်စဉ်တွင် DIP ထုပ်ပိုးမှုသည်သမိုင်း၏အဆင့်မှတဖြည်းဖြည်းဆုတ်ခွာသွားခဲ့သည်။

2. Transistor Outline Package (TO)

TO-3P၊ TO-247၊ TO-92၊ TO-92L၊ TO-220၊ TO-220F၊ TO-251 စသည်ဖြင့် အစောပိုင်းထုပ်ပိုးမှုဆိုင်ရာ သတ်မှတ်ချက်များသည် ပလပ်အင်ထုပ်ပိုးမှုပုံစံများဖြစ်သည်။

TO-3P/247- ၎င်းသည် အလတ်စားဗို့အားနှင့် မြင့်မားသော လက်ရှိ MOSFET များအတွက် အသုံးများသော ထုပ်ပိုးမှုပုံစံဖြစ်သည်။ ထုတ်ကုန်သည် မြင့်မားသောဗို့အားခံနိုင်ရည်ရှိပြီး ခိုင်ခံ့သောပြိုကွဲမှုကိုခံနိုင်ရည်ရှိသောလက္ခဏာများရှိသည်။ ့

TO-220/220F- TO-220F သည် အပြည့်အဝ ပလတ်စတစ်အထုပ်တစ်ခုဖြစ်ပြီး ၎င်းကို ရေတိုင်ကီတွင် ထည့်သွင်းသည့်အခါ insulating pad ထည့်ရန်မလိုအပ်ပါ။ TO-220 တွင် အလယ် pin နှင့် ချိတ်ဆက်ထားသော သတ္တုစာရွက် ရှိပြီး ရေတိုင်ကီကို တပ်ဆင်သည့်အခါ insulating pad တစ်ခု လိုအပ်ပါသည်။ ဤပက်ကေ့ဂျ်ပုံစံနှစ်ခု၏ MOSFET များသည် ဆင်တူသောအသွင်အပြင်များရှိပြီး အပြန်အလှန်အသုံးပြုနိုင်သည်။ ့

TO-251- ဤထုပ်ပိုးထားသောထုတ်ကုန်ကို ကုန်ကျစရိတ်လျှော့ချရန်နှင့် ထုတ်ကုန်အရွယ်အစားလျှော့ချရန်အတွက် အဓိကအားဖြင့် အသုံးပြုပါသည်။ ၎င်းအား 60A အောက်နှင့် 7N အောက်ဗို့အား မြင့်မားသော အလယ်အလတ်ဗို့အားနှင့် 60A အောက်တွင် မြင့်မားသောလျှပ်စီးကြောင်းရှိသော ပတ်ဝန်းကျင်များတွင် အဓိကအားဖြင့် အသုံးပြုပါသည်။ ့

TO-92- ဤပက်ကေ့ဂျ်ကို ကုန်ကျစရိတ်လျှော့ချရန်အတွက် ဗို့အားနိမ့် MOSFET (10A အောက်၊ 60V အောက်ဗို့အားခံနိုင်ရည်ရှိ) နှင့် ဗို့အားမြင့် 1N60/65 တို့အတွက်သာ အသုံးပြုပါသည်။

မကြာသေးမီနှစ်များအတွင်း၊ ပလပ်-အင်ထုပ်ပိုးမှုလုပ်ငန်းစဉ်၏ မြင့်မားသောဂဟေဆော်မှုကုန်ကျစရိတ်နှင့် patch-type ထုတ်ကုန်များအတွက် နိမ့်ပါးသောအပူထုတ်ပိုးမှုစွမ်းဆောင်ရည်ကြောင့်၊ မျက်နှာပြင်တောင်တက်စျေးကွက်တွင် ၀ယ်လိုအားသည် ဆက်လက်တိုးမြင့်လာခဲ့ပြီး ထုပ်ပိုးခြင်းလုပ်ငန်းကို ဖွံ့ဖြိုးတိုးတက်လာစေခဲ့သည်။ မျက်နှာပြင် mount ထုပ်ပိုးမှုထဲသို့။

TO-252 (D-PAK ဟုလည်း ခေါ်သည်) နှင့် TO-263 (D2PAK) တို့သည် မျက်နှာပြင် တပ်ဆင်မှု ပက်ကေ့ချ် နှစ်ခုလုံးဖြစ်သည်။

ထုပ်ပိုးရန် ထုတ်ကုန်အသွင်အပြင်

TO252/D-PAK သည် ပါဝါထရန်စစ္စတာများနှင့် ဗို့အားတည်ငြိမ်စေသော ချစ်ပ်များကို ထုပ်ပိုးရန်အတွက် အသုံးများသော ပလတ်စတစ်ချစ်ပ်အထုပ်တစ်ခုဖြစ်သည်။ ၎င်းသည် လက်ရှိ mainstream packages များထဲမှ တစ်ခုဖြစ်သည်။ ဤထုပ်ပိုးမှုနည်းလမ်းကိုအသုံးပြုသည့် MOSFET တွင် လျှပ်ကူးပစ္စည်းသုံးမျိုး၊ ဂိတ် (G)၊ မြောင်း (D) နှင့် အရင်းအမြစ် (S) တို့ ပါဝင်သည်။ Drain (D) pin သည် ဖြတ်တောက်ပြီး အသုံးမပြုပါ။ ယင်းအစား၊ နောက်ကျောရှိ အပူစုပ်ခွက်ကို PCB နှင့် တိုက်ရိုက်ဂဟေဆက်ထားသည့် Drain (D) အဖြစ် အသုံးပြုသည်။ တစ်ဖက်တွင်၊ ၎င်းကို ကြီးမားသော လျှပ်စီးကြောင်းများ ထုတ်လွှတ်ရန် အသုံးပြုပြီး အခြားတစ်ဖက်တွင် ၎င်းအား PCB မှတစ်ဆင့် အပူကို ပြေလျော့စေသည်။ ထို့ကြောင့် PCB တွင် D-PAK pad သုံးခုရှိပြီး D-PAK pad သည် ပိုကြီးသည်။ ၎င်း၏ထုပ်ပိုးမှုသတ်မှတ်ချက်များမှာ အောက်ပါအတိုင်းဖြစ်သည်။

TO-252/D-PAK ပက်ကေ့ဂျ်အရွယ်အစား သတ်မှတ်ချက်များ

TO-263 သည် TO-220 ၏ မူကွဲတစ်ခုဖြစ်သည်။ ၎င်းကို ထုတ်လုပ်မှု ထိရောက်မှုနှင့် အပူငွေ့ထုတ်လွှတ်မှု တိုးတက်စေရန် အဓိကအားဖြင့် ဒီဇိုင်းထုတ်ထားသည်။ ၎င်းသည် အလွန်မြင့်မားသော လက်ရှိနှင့် ဗို့အားကို ပံ့ပိုးပေးသည်။ ၎င်းသည် 150A အောက်နှင့် 30V အထက် အလယ်အလတ်ဗို့အားမြင့် MOSFET များတွင် ပို၍အဖြစ်များသည်။ D2PAK (TO-263AB) အပြင်၊ ၎င်းတွင် TO263-2၊ TO263-3၊ TO263-5၊ TO263-7 နှင့် TO-263 နှင့် အဓိကအားဖြင့် မတူညီသော နံပါတ်နှင့် အကွာအဝေးကြောင့် ပင်နံပါတ်နှင့် အကွာအဝေးကြောင့် အခြားပုံစံများ ပါဝင်သည်။ .

TO-263/D2PAK ပက်ကေ့ဂျ်အရွယ်အစား သတ်မှတ်ချက်များ

TO-263/D2PAK ပက်ကေ့ဂျ်အရွယ်အစား သတ်မှတ်ချက်s

3. Pin grid array package (PGA)

PGA (Pin Grid Array Package) ချစ်ပ်အတွင်းနှင့် အပြင်ဘက်တွင် စတုရန်းပုံ ပင်နံပါတ်များစွာ ရှိပါသည်။ စတုရန်းခင်းကျင်း pin တစ်ခုစီကို ချစ်ပ်ပတ်ပတ်လည်ရှိ သတ်မှတ်ထားသော အကွာအဝေးတွင် စီစဉ်ထားသည်။ ပင်နံပါတ်များပေါ်မူတည်၍ ၎င်းကို စက်ဝိုင်း 2 မှ 5 ခုအထိ ပြုလုပ်နိုင်သည်။ ထည့်သွင်းစဉ်အတွင်း၊ အထူး PGA socket တွင် ချစ်ပ်ကို ထည့်သွင်းပါ။ ၎င်းတွင် လွယ်ကူသော ပလပ်ထိုးခြင်းနှင့် ပလပ်ဖြုတ်ခြင်း နှင့် မြင့်မားသော ယုံကြည်စိတ်ချရမှုတို့ ရှိပြီး ပိုမိုမြင့်မားသော ကြိမ်နှုန်းများနှင့် လိုက်လျောညီထွေဖြစ်စေနိုင်သည်။

PGA အထုပ်စတိုင်

၎င်း၏ချစ်ပ်အလွှာအများစုကို ကြွေထည်ပစ္စည်းဖြင့် ပြုလုပ်ထားပြီး အချို့မှာ အထူးပလပ်စတစ်အစေးအလွှာအဖြစ် အသုံးပြုကြသည်။ နည်းပညာအရ၊ pin အလယ်ဗဟိုအကွာအဝေးသည် အများအားဖြင့် 2.54mm ရှိပြီး pins အရေအတွက်မှာ 64 မှ 447 အထိရှိသည်။ ဤထုပ်ပိုးမှု၏ထူးခြားချက်မှာ ထုပ်ပိုးမှုဧရိယာ (ထုထည်) သေးငယ်လေ ပါဝါသုံးစွဲမှု (စွမ်းဆောင်ရည်နိမ့်လေ၊ ) ၎င်းသည် ခံနိုင်ရည်ရှိပြီး အပြန်အလှန်အားဖြင့် ခံနိုင်ရည်ရှိသည်။ ဤချစ်ပ်များထုပ်ပိုးမှုပုံစံသည် အစောပိုင်းကာလများတွင် ပို၍အသုံးများခဲ့ပြီး CPU ကဲ့သို့သော ပါဝါသုံးစွဲမှုမြင့်မားသောထုတ်ကုန်များကို ထုပ်ပိုးရန်အတွက် အများအားဖြင့်အသုံးပြုခဲ့သည်။ ဥပမာအားဖြင့်၊ Intel ၏ 80486 နှင့် Pentium အားလုံးသည် ဤထုပ်ပိုးမှုပုံစံကို အသုံးပြုသည်။ ၎င်းကို MOSFET ထုတ်လုပ်သူများမှ ကျယ်ကျယ်ပြန့်ပြန့် လက်ခံကျင့်သုံးခြင်းမရှိပါ။

4. Small Outline Transistor Package (SOT)

SOT (Small Out-Line Transistor) သည် patch အမျိုးအစား အသေးစား ပါဝါထရန်စစ္စတာ ပက်ကေ့ဂျ်ဖြစ်ပြီး အဓိကအားဖြင့် SOT23၊ SOT89၊ SOT143၊ SOT25 (ဆိုလိုသည်မှာ SOT23-5) စသည်တို့ဖြစ်သည်။ SOT323၊ SOT363/SOT26 (ဆိုလိုသည်မှာ SOT23-6) နှင့် အခြားအမျိုးအစားများမှာ TO ပက်ကေ့ဂျ်များထက် အရွယ်အစားသေးငယ်သော ဆင်းသက်လာခြင်းဖြစ်သည်။

SOT အထုပ်အမျိုးအစား

SOT23 သည် အစိတ်အပိုင်း၏ ရှည်လျားသော အခြမ်း၏ နှစ်ဖက်စလုံးတွင် ဖော်ပြထားသည့် တောင်ပံပုံသဏ္ဍာန် ပင်ချောင်း (၃) ခုပါရှိသော SOT23 သည် အသုံးများသော အစိတ်အပိုင်းတစ်ခုဖြစ်သည်။ ၎င်းတို့တွင် emitter နှင့် base သည် တူညီသည်။ ၎င်းတို့သည် ပါဝါနိမ့်သော ထရန်စစ္စတာများ၊ field effect transistors နှင့် resistor networks ရှိသော composite transistors များတွင် အဖြစ်များပါသည်။ ၎င်းတို့သည် သန်မာသော်လည်း ပျော့ပျောင်းမှုရှိသည်။ အသွင်အပြင်ကို အောက်တွင် ပုံ (က) တွင် ပြထားသည်။

SOT89 တွင် ထရန်စစ္စတာ၏ တစ်ဖက်တွင် တိုတောင်းသော ပင်နံပါတ် (၃) ခု ရှိသည်။ အခြားတစ်ဖက်မှာ အပူပျံ့လွင့်နိုင်စွမ်းကို မြှင့်တင်ရန်အတွက် သတ္တုအပူစုပ်ခွက်တစ်ခုဖြစ်သည်။ ဆီလီကွန်ပါဝါမျက်နှာပြင် တပ်ဆင်ထားသော ထရန်စစ္စတာများတွင် အဖြစ်များပြီး ပါဝါမြင့်မားသော အသုံးချမှုများအတွက် သင့်လျော်သည်။ ပုံ (ခ) တွင် အသွင်အပြင်ကို အောက်တွင်ဖော်ပြထားသည်။ ့

SOT143 တွင် တောင်ပံပုံသဏ္ဍာန် ပင်တိုလေးချောင်းပါရှိပြီး နှစ်ဖက်စလုံးမှ ထွက်လာသည်။ ပင်၏ပိုကျယ်သောအဆုံးသည် စုဆောင်းသူဖြစ်သည်။ ဤပက်ကေ့ဂျ်အမျိုးအစားသည် ကြိမ်နှုန်းမြင့်ထရန်စစ္စတာများတွင် အသုံးများပြီး ၎င်း၏အသွင်အပြင်ကို အောက်ပုံ (ဂ) တွင် ပြထားသည်။ ့

SOT252 သည် တစ်ဖက်မှ တွယ်ချောင်းသုံးချောင်းပါသည့် ပါဝါမြင့်သော ထရန်စစ္စတာဖြစ်ပြီး အလယ်တန်းသည် ပိုတိုပြီး စုဆောင်းသူဖြစ်သည်။ အပူစွန့်ထုတ်ရန်အတွက် ကြေးနီစာရွက်ဖြစ်သည့် တစ်ဖက်ရှိ ပိုကြီးသော pin နှင့် ချိတ်ဆက်ပြီး ၎င်း၏အသွင်အပြင်မှာ အောက်ပါပုံ (ဃ) တွင် ပြထားသည့်အတိုင်း ဖြစ်သည်။

အသုံးများသော SOT ပက်ကေ့ခ်ျအသွင်အပြင် နှိုင်းယှဉ်မှု

4-terminal SOT-89 MOSFET ကို မားသားဘုတ်များတွင် အသုံးများသည်။ ၎င်း၏ သတ်မှတ်ချက်များနှင့် အတိုင်းအတာများမှာ အောက်ပါအတိုင်းဖြစ်သည်။

SOT-89 MOSFET အရွယ်အစားသတ်မှတ်ချက်များ (ယူနစ်- မီလီမီတာ)

5. အကြမ်းဖျင်း ပက်ကေ့ချ် (SOP)

SOP (Small Out-Line Package) သည် SOL သို့မဟုတ် DFP ဟုခေါ်သော မျက်နှာပြင်တပ်ဆင်မှု ပက်ကေ့ခ်ျများထဲမှ တစ်ခုဖြစ်သည်။ ပင်တန်းများကို အထုပ်၏ နှစ်ဖက်စလုံးမှ ပင်လယ်ဇင်ယော်တောင်ပံပုံသဏ္ဍာန် (L ပုံသဏ္ဍာန်) ဖြင့် ထုတ်ယူသည်။ ပစ္စည်းများမှာ ပလပ်စတစ်နှင့် ကြွေထည်များဖြစ်သည်။ SOP ထုပ်ပိုးမှုစံနှုန်းများတွင် SOP-8၊ SOP-16၊ SOP-20၊ SOP-28 စသဖြင့်၊ SOP ပြီးနောက် နံပါတ်သည် ပင်နံပါတ်များကို ညွှန်ပြပါသည်။ MOSFET SOP ပက်ကေ့ဂျ်အများစုသည် SOP-8 သတ်မှတ်ချက်များကို လက်ခံသည်။ လုပ်ငန်းသည် မကြာခဏ "P" ကို ချန်လှပ်ပြီး SO (Small Out-Line) ဟု အတိုကောက်ခေါ်သည်။

SOP-8 အထုပ်အရွယ်အစား

SO-8 ကို PHILIP ကုမ္ပဏီမှ ပထမဆုံးတီထွင်ခဲ့သည်။ ၎င်းကို ပလပ်စတစ်ဖြင့် ထုပ်ပိုးထားပြီး အောက်ခြေပန်းကန်ပြားတွင် အပူပျံ့ခြင်း မရှိသည့်အပြင် အပူပျံ့နှံ့မှု အားနည်းသည်။ ၎င်းကို ယေဘုယျအားဖြင့် ပါဝါနည်းသော MOSFET များအတွက် အသုံးပြုသည်။ နောက်ပိုင်းတွင် TSOP (Thin Small Outline Package), VSOP (အလွန်သေးငယ်သော Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP) အစရှိသည့် စံသတ်မှတ်ချက်များ တဖြည်းဖြည်း ဆင်းသက်လာခဲ့သည်။ ၎င်းတို့တွင် TSOP နှင့် TSSOP ကို MOSFET ထုပ်ပိုးရာတွင် အသုံးများသည်။

MOSFETs အတွက် အသုံးများသော SOP မှ ဆင်းသက်လာသော သတ်မှတ်ချက်များ

6. Quad Flat Package (QFP)

QFP (Plastic Quad Flat Package) ပက်ကေ့ချ်ရှိ ချစ်ပ်ပင်များကြားအကွာအဝေးသည် အလွန်သေးငယ်ပြီး ပင်ချောင်းများသည် အလွန်ပါးလွှာပါသည်။ ၎င်းကို ယေဘူယျအားဖြင့် အကြီးစား သို့မဟုတ် အလွန်ကြီးမားသော ပေါင်းစပ်ဆားကစ်များတွင် အသုံးပြုကြပြီး ပင်နံပါတ်များသည် ယေဘုယျအားဖြင့် 100 ထက်ပိုပါသည်။ ဤပုံစံတွင် ထုပ်ပိုးထားသော ချစ်ပ်ပြားများသည် မားသားဘုတ်သို့ ချစ်ပ်ကို ဂဟေဆက်ရန်အတွက် SMT မျက်နှာပြင်တပ်ဆင်ခြင်းနည်းပညာကို အသုံးပြုရမည်ဖြစ်သည်။ ဤထုပ်ပိုးမှုနည်းလမ်းတွင် အဓိကလက္ခဏာလေးရပ်ရှိသည်- ① PCB ဆားကစ်ဘုတ်များတွင် ဝါယာကြိုးများတပ်ဆင်ရန် SMD မျက်နှာပြင်တပ်ဆင်ခြင်းနည်းပညာအတွက် သင့်လျော်ပါသည်။ ② ၎င်းသည် ကြိမ်နှုန်းမြင့်အသုံးပြုရန်အတွက် သင့်လျော်သည်။ ③ ၎င်းသည် လည်ပတ်ရန်လွယ်ကူပြီး မြင့်မားသောယုံကြည်စိတ်ချရမှုရှိသည်။ ④ ချစ်ပ်ဧရိယာနှင့် ထုပ်ပိုးမှုဧရိယာကြား အချိုးသည် သေးငယ်သည်။ PGA ထုပ်ပိုးမှုနည်းလမ်းကဲ့သို့ပင်၊ ဤထုပ်ပိုးမှုနည်းလမ်းသည် ချစ်ပ်ကို ပလပ်စတစ်အထုပ်တစ်ခုတွင် ထုပ်ပိုးထားပြီး ချစ်ပ်သည် အချိန်နှင့်တစ်ပြေးညီ အလုပ်လုပ်နေချိန်တွင် ထုတ်ပေးသည့် အပူကို ပြေပျောက်စေမည်မဟုတ်ပေ။ ၎င်းသည် MOSFET စွမ်းဆောင်ရည်တိုးတက်မှုကို ကန့်သတ်ထားသည်။ နှင့် ပလတ်စတစ်ထုပ်ပိုးမှုကိုယ်တိုင်က အလင်း၊ ပါးလွှာ၊ တိုတိုနှင့် သေးငယ်သည့် ဦးတည်ချက်ဖြင့် တစ်ပိုင်းလျှပ်ကူးကိရိယာများ ဖွံ့ဖြိုးတိုးတက်မှုအတွက် လိုအပ်ချက်များနှင့် မကိုက်ညီသည့် ကိရိယာ၏ အရွယ်အစားကို တိုးစေသည်။ ထို့အပြင်၊ ဤထုပ်ပိုးမှုနည်းလမ်းသည် ထုတ်လုပ်မှုထိရောက်မှုနည်းပြီး ထုပ်ပိုးမှုကုန်ကျစရိတ်မြင့်မားသည့် ပြဿနာများရှိသည့် ချစ်ပ်တစ်ခုတည်းကို အခြေခံထားသည်။ ထို့ကြောင့်၊ QFP သည် microprocessors/gate array များကဲ့သို့သော ဒစ်ဂျစ်တယ် logic LSI ဆားကစ်များတွင် အသုံးပြုရန် ပိုမိုသင့်လျော်ပြီး VTR signal processing နှင့် audio signal processing ကဲ့သို့သော analog LSI circuit ထုတ်ကုန်များကို ထုပ်ပိုးရန်အတွက်လည်း သင့်လျော်ပါသည်။

7၊ ခဲများမပါသော လေးထောင့်ပြားအထုပ် (QFN)

QFN (Quad Flat Non-leaded package) ပက်ကေ့ဂျ်တွင် လေးဘက်လုံးတွင် လျှပ်ကူးပစ္စည်းအဆက်အသွယ်များ တပ်ဆင်ထားသည်။ ခဲများမရှိသောကြောင့်၊ တပ်ဆင်ဧရိယာသည် QFP ထက်သေးငယ်ပြီး အမြင့်သည် QFP ထက်နိမ့်သည်။ ၎င်းတို့တွင် ကြွေထည် QFN ကို LCC (Leadless Chip Carriers) ဟုလည်း ခေါ်ကြပြီး၊ ဖန်ထည် epoxy resin ဖြင့် ရိုက်နှိပ်ထားသော အလွှာအောက်ခံ ပစ္စည်းကို အသုံးပြု၍ တန်ဖိုးနည်း ပလပ်စတစ် QFN ကို ပလပ်စတစ် LCC၊ PCLC၊ P-LCC စသည်တို့ ဟုခေါ်သည်။ ၎င်းသည် ပေါ်ထွက်နေသော မျက်နှာပြင် mount chip ထုပ်ပိုးမှု ဖြစ်ပါသည်။ သေးငယ်သော pad အရွယ်အစား၊ ထုထည်အသေး၊ နှင့် ပလပ်စတစ်ဖြင့် တံဆိပ်ခတ်ထားသော ပစ္စည်းအဖြစ် နည်းပညာ။ QFN ကို ပေါင်းစပ် circuit ထုပ်ပိုးခြင်းအတွက် အဓိကအားဖြင့် အသုံးပြုပြီး MOSFET ကို အသုံးမပြုပါ။ သို့သော်လည်း Intel သည် ပေါင်းစပ်ဒရိုက်ဗာနှင့် MOSFET ဖြေရှင်းချက်ကို အဆိုပြုထားသောကြောင့်၊ ၎င်းသည် QFN-56 ပက်ကေ့ဂျ်တွင် DrMOS ကို စတင်ခဲ့သည် ("56" သည် ချစ်ပ်၏နောက်ဘက်ရှိ 56 ချိတ်ဆက်မှု pin များကို ရည်ညွှန်းသည်။

QFN ပက်ကေ့ဂျ်တွင် အလွန်ပါးလွှာသော သေးငယ်သော ကောက်ကြောင်းအထုပ် (TSSOP) နှင့် တူညီသော ပြင်ပခဲဖွဲ့စည်းပုံပါရှိသော်လည်း ၎င်း၏အရွယ်အစားသည် TSSOP ထက် 62% သေးငယ်ကြောင်း သတိပြုသင့်သည်။ QFN မော်ဒယ်လ်ဒေတာအရ၊ ၎င်း၏အပူစွမ်းဆောင်ရည်သည် TSSOP ထုပ်ပိုးမှုထက် 55% ပိုမိုမြင့်မားပြီး ၎င်း၏လျှပ်စစ်စွမ်းဆောင်နိုင်မှု (inductance နှင့် capacitance) သည် TSSOP ထုပ်ပိုးမှုထက် 60% နှင့် 30% အသီးသီးမြင့်မားသည်။ အကြီးမားဆုံး အားနည်းချက်ကတော့ ပြုပြင်ရခက်ခြင်းပါပဲ။

QFN-56 ပက်ကေ့ချ်တွင် DrMOS

သမားရိုးကျ discrete DC/DC step-down switching power supply များသည် ပိုမိုမြင့်မားသော power density အတွက် လိုအပ်ချက်များကို မဖြည့်ဆည်းပေးနိုင်သည့်အပြင် မြင့်မားသော switching frequencies များတွင် parasitic parameter သက်ရောက်မှုများကို မဖြေရှင်းနိုင်ပါ။ နည်းပညာ၏ဆန်းသစ်တီထွင်မှုနှင့်တိုးတက်မှုနှင့်အတူ၊ ၎င်းသည် multi-chip module များတည်ဆောက်ရန်အတွက် drivers များနှင့် MOSFETs များကိုပေါင်းစပ်ရန် လက်တွေ့ဖြစ်လာပါသည်။ ဤပေါင်းစပ်နည်းလမ်းသည် နေရာအတော်အတန်ကို သက်သာစေပြီး ပါဝါသုံးစွဲမှုသိပ်သည်းဆကို တိုးမြင့်စေနိုင်သည်။ ယာဉ်မောင်းများနှင့် MOSFET များကို ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ခြင်းဖြင့်၊ ၎င်းသည် လက်တွေ့ဖြစ်လာသည်။ ပါဝါထိရောက်မှုနှင့် အရည်အသွေးမြင့် DC လက်ရှိ၊ ၎င်းသည် DrMOS ပေါင်းစပ်ထားသော ဒရိုက်ဘာ IC ဖြစ်သည်။

Renesas 2nd မျိုးဆက် DrMOS

QFN-56 ခဲမဲ့ပက်ကေ့ဂျ်သည် DrMOS အပူဒဏ်ခံနိုင်အား အလွန်နည်းပါးစေသည်။ အတွင်းဝိုင်ယာကြိုးချည်နှောင်ခြင်းနှင့် ကြေးနီကလစ်ဒီဇိုင်းဖြင့်၊ ပြင်ပ PCB ဝါယာကြိုးများကို လျှော့ချနိုင်ပြီး၊ ထို့ကြောင့် inductance နှင့် ခံနိုင်ရည်ကို လျှော့ချနိုင်သည်။ ထို့အပြင်၊ အသုံးပြုထားသော နက်ရှိုင်းသော-ချန်နယ်ဆီလီကွန် MOSFET လုပ်ငန်းစဉ်သည် conduction၊ switching နှင့် gate charges ဆုံးရှုံးမှုများကို သိသိသာသာ လျှော့ချနိုင်သည်။ ၎င်းသည် ထိန်းချုပ်ကိရိယာအမျိုးမျိုးနှင့် သဟဇာတဖြစ်ပြီး ကွဲပြားသောလည်ပတ်မှုမုဒ်များကို ရရှိနိုင်ပြီး တက်ကြွသောအဆင့်ပြောင်းလဲခြင်းမုဒ် APS (Auto Phase Switching) ကို ပံ့ပိုးပေးပါသည်။ QFN ထုပ်ပိုးခြင်းအပြင်၊ bilateral flat non-lead packaging (DFN) သည် ON Semiconductor ၏ အစိတ်အပိုင်းအမျိုးမျိုးတွင် တွင်ကျယ်စွာအသုံးပြုခဲ့သည့် အီလက်ထရွန်နစ်ထုပ်ပိုးမှုလုပ်ငန်းစဉ်အသစ်တစ်ခုလည်းဖြစ်သည်။ QFN နှင့် နှိုင်းယှဉ်ပါက DFN သည် နှစ်ဖက်စလုံးတွင် ခဲထွက်လျှပ်ကူးပစ္စည်း အနည်းငယ်သာရှိသည်။

8၊ ပလပ်စတစ် ခဲပြား သယ်ဆောင်သူ (PLCC)

PLCC (Plastic Quad Flat Package) သည် စတုရန်းပုံသဏ္ဍာန်ရှိပြီး DIP အထုပ်ထက် များစွာသေးငယ်သည်။ ပတ်ပတ်လည်တွင် တံသင် ၃၂ ချောင်းပါရှိသည်။ ပင်တံများကို အထုပ်၏ လေးဘက်ခြမ်းမှ T-shaped ပုံစံဖြင့် ထုတ်သည်။ ၎င်းသည် ပလတ်စတစ်ထုတ်ကုန်တစ်ခုဖြစ်သည်။ ပင်၏အလယ်ဗဟိုအကွာအဝေးသည် 1.27 မီလီမီတာဖြစ်ပြီး ပင်နံပါတ်များသည် 18 မှ 84 အထိရှိသည်။ J-shaped pins များသည် အလွယ်တကူ ပုံပျက်နေပြီး QFP ထက် လည်ပတ်ရလွယ်ကူသော်လည်း ဂဟေဆော်ပြီးနောက် အသွင်အပြင်ကို စစ်ဆေးခြင်းမှာ ပိုခက်ခဲပါသည်။ PLCC ထုပ်ပိုးမှုသည် SMT မျက်နှာပြင်တပ်ဆင်ခြင်းနည်းပညာကို အသုံးပြု၍ PCB တွင် ဝါယာကြိုးများ တပ်ဆင်ရန်အတွက် သင့်လျော်သည်။ သေးငယ်သောအရွယ်အစားနှင့် ယုံကြည်စိတ်ချရမှု မြင့်မားခြင်း၏ အားသာချက်များရှိသည်။ PLCC ထုပ်ပိုးမှုသည် အတော်လေး အသုံးများပြီး လော့ဂျစ် LSI၊ DLD (သို့မဟုတ် ပရိုဂရမ် လော့ဂျစ်ကိရိယာ) နှင့် အခြားသော ဆားကစ်များတွင် အသုံးပြုပါသည်။ ဤထုပ်ပိုးမှုပုံစံကို မားသားဘုတ် BIOS တွင် မကြာခဏအသုံးပြုလေ့ရှိသော်လည်း MOSFETs များတွင် လက်ရှိတွင် အသုံးနည်းပါသည်။

ပင်မရေစီးကြောင်းစီးပွားရေးလုပ်ငန်းများအတွက် Encapsulation နှင့် တိုးတက်မှု

CPU များတွင် ဗို့အားနိမ့်နှင့် မြင့်မားသော လျှပ်စီးကြောင်းများ ဖွံ့ဖြိုးတိုးတက်လာမှုကြောင့် MOSFET များသည် ကြီးမားသော output current၊ ခုခံမှုနည်းသော၊ အပူထုတ်လုပ်မှုနည်းသော၊ မြန်ဆန်သောအပူရှိန်နှင့် သေးငယ်သောအရွယ်အစားရှိရန် လိုအပ်ပါသည်။ ချစ်ပ်ထုတ်လုပ်မှုနည်းပညာနှင့် လုပ်ငန်းစဉ်များကို ပိုမိုကောင်းမွန်စေသည့်အပြင် MOSFET ထုတ်လုပ်သူများကလည်း ထုပ်ပိုးမှုနည်းပညာကို ဆက်လက်တိုးတက်စေပါသည်။ စံအသွင်အပြင်သတ်မှတ်ချက်များနှင့် လိုက်ဖက်ညီမှုအပေါ် အခြေခံ၍ ၎င်းတို့သည် ထုပ်ပိုးမှုပုံစံအသစ်များကို အဆိုပြုကာ ၎င်းတို့ထုတ်လုပ်သည့် ပက်ကေ့ခ်ျအသစ်များအတွက် ကုန်အမှတ်တံဆိပ်အမည်များကို မှတ်ပုံတင်ကြသည်။

1၊ RENESAS WPAK၊ LFPAK နှင့် LFPAK-I ပက်ကေ့ဂျ်များ

WPAK သည် Renesas မှ ထုတ်လုပ်သော မြင့်မားသော အပူဓာတ်ရောင်ခြည် ပက်ကေ့ဂျ်ဖြစ်သည်။ D-PAK ပက်ကေ့ချ်ကို တုပခြင်းဖြင့်၊ ချစ်ပ်အပူစုပ်ခွက်ကို မားသားဘုတ်သို့ ချိတ်ဆက်ပြီး အပူသည် မားသားဘုတ်မှတစ်ဆင့် ပျံ့နှံ့သွားသောကြောင့် အထုပ်ငယ်လေး WPAK သည် D-PAK ၏ အထွက်လျှပ်စီးကြောင်းသို့ ရောက်ရှိနိုင်မည်ဖြစ်သည်။ WPAK-D2 သည် ဝိုင်ယာကြိုး inductance ကိုလျှော့ချရန် မြင့်မားသော/အနိမ့် MOSFET နှစ်ခုကို ထုပ်ပိုးထားသည်။

Renesas WPAK အထုပ်အရွယ်အစား

LFPAK နှင့် LFPAK-I သည် SO-8 နှင့် လိုက်ဖက်သော Renesas မှ ဖန်တီးထားသော အခြားသေးငယ်သော ပုံစံ-အချက် ပက်ကေ့ဂျ်နှစ်ခုဖြစ်သည်။ LFPAK သည် D-PAK နှင့်ဆင်တူသော်လည်း D-PAK ထက်သေးငယ်သည်။ LFPAK-i သည် အပူခံကန်မှတဆင့် အပူကို ပြေပျောက်စေရန် အပူစုပ်ခွက်ကို အပေါ်ဘက်သို့ ချထားပါ။

Renesas LFPAK နှင့် LFPAK-I ပက်ကေ့ဂျ်များ

2. Vishay Power-PAK နှင့် Polar-PAK ထုပ်ပိုးမှု

Power-PAK သည် Vishay Corporation မှ မှတ်ပုံတင်ထားသော MOSFET ပက်ကေ့ဂျ်အမည်ဖြစ်သည်။ Power-PAK တွင် ပါဝါ-PAK1212-8 နှင့် Power-PAK SO-8 သတ်မှတ်ချက်နှစ်ခု ပါဝင်သည်။

Vishay Power-PAK1212-8 အထုပ်

Vishay Power-PAK SO-8 အထုပ်

Polar PAK သည် နှစ်ထပ်အပူကို စွန့်ထုတ်နိုင်သော အထုပ်သေးလေးဖြစ်ပြီး Vishay ၏ အဓိကထုပ်ပိုးမှုနည်းပညာများထဲမှ တစ်ခုဖြစ်သည်။ Polar PAK သည် သာမန် so-8 အထုပ်နှင့် အတူတူပင်။ ၎င်းတွင် အထုပ်၏ အပေါ်နှင့် အောက် နှစ်ဖက်စလုံးတွင် dissipation point များရှိသည်။ အထုပ်အတွင်းတွင် အပူများစုပုံရန် မလွယ်ကူသည့်အပြင် လည်ပတ်စီးဆင်းနေသော လက်ရှိသိပ်သည်းဆကို SO-8 ထက် နှစ်ဆတိုးနိုင်သည်။ လက်ရှိတွင် Vishay သည် Polar PAK နည်းပညာကို STMicroelectronics သို့ လိုင်စင်ထုတ်ပေးထားသည်။

Vishay Polar PAK အထုပ်

3. Onsemi SO-8 နှင့် WDFN8 ပြားချပ်ချပ်ခဲအထုပ်များ

ON Semiconductor သည် Flat-lead MOSFET အမျိုးအစား နှစ်မျိုးကို တီထွင်ခဲ့ပြီး ၎င်းတို့အနက် SO-8 နှင့် လိုက်ဖက်သော အပြား-ခဲများကို ဘုတ်များစွာ အသုံးပြုပါသည်။ ON Semiconductor ၏ အသစ်ထွက်ရှိထားသော NVMx နှင့် NVTx ပါဝါ MOSFET များသည် လျှပ်ကူးမှုဆုံးရှုံးမှု အနည်းဆုံးဖြစ်အောင် DFN5 (SO-8FL) နှင့် WDFN8 ပက်ကေ့ဂျ်များကို အသုံးပြုပါသည်။ ၎င်းတွင် ယာဉ်မောင်းဆုံးရှုံးမှုကို လျှော့ချရန် QG နှင့် စွမ်းဆောင်ရည် နည်းပါးခြင်းတို့လည်း ပါရှိသည်။

Semiconductor SO-8 Flat Lead Package ကိုဖွင့်ပါ။

Semiconductor WDFN8 ပက်ကေ့ချ်ကို ဖွင့်ပါ။

4. NXP LFPAK နှင့် QLPAK ထုပ်ပိုးမှု

NXP (ယခင် Philps) သည် SO-8 ထုပ်ပိုးမှုနည်းပညာကို LFPAK နှင့် QLPAK သို့ မြှင့်တင်ခဲ့သည်။ ၎င်းတို့အနက် LFPAK သည် ကမ္ဘာပေါ်တွင် ယုံကြည်စိတ်ချရဆုံးသော ပါဝါ SO-8 ပက်ကေ့ဂျ်ဟု ယူဆပါသည်။ QLPAK သည် သေးငယ်သော အရွယ်အစားနှင့် မြင့်မားသော အပူပျံ့စေသော စွမ်းဆောင်ရည် လက္ခဏာများ ရှိသည်။ သာမန် SO-8 နှင့် နှိုင်းယှဉ်ပါက QLPAK သည် PCB ဘုတ်ဧရိယာ 6*5mm ရှိပြီး အပူခံနိုင်ရည် 1.5k/W ရှိသည်။

NXP LFPAK အထုပ်

NXP QLPAK ထုပ်ပိုးမှု

4. ST Semiconductor PowerSO-8 အထုပ်

STMicroelectronics ၏ ပါဝါ MOSFET ချစ်ပ်ထုပ်ပိုးမှုနည်းပညာများတွင် SO-8၊ PowerSO-8၊ PowerFLAT၊ DirectFET၊ PolarPAK စသည်တို့ ပါဝင်ပါသည်။ ၎င်းတို့တွင် Power SO-8 သည် SO-8 ၏ ပိုမိုကောင်းမွန်သော ဗားရှင်းဖြစ်သည်။ ထို့အပြင်၊ PowerSO-10၊ PowerSO-20၊ TO-220FP၊ H2PAK-2 နှင့် အခြားပက်ကေ့ခ်ျများ ရှိပါသည်။

STMicroelectronics Power SO-8 အထုပ်

5. Fairchild Semiconductor Power 56 အထုပ်

Power 56 သည် Farichild ၏သီးသန့်အမည်ဖြစ်ပြီး ၎င်း၏တရားဝင်အမည်မှာ DFN5×6 ဖြစ်သည်။ ၎င်း၏ထုပ်ပိုးမှုဧရိယာသည် အသုံးများသော TSOP-8 နှင့် နှိုင်းယှဉ်နိုင်ပြီး ပါးလွှာသောအထုပ်သည် အစိတ်အပိုင်းရှင်းလင်းရေးအမြင့်ကို သက်သာစေပြီး အောက်ခြေရှိ Thermal-Pad ဒီဇိုင်းသည် အပူခံနိုင်ရည်ကို လျော့နည်းစေသည်။ ထို့ကြောင့်၊ ပါဝါစက်ပစ္စည်းထုတ်လုပ်သူအများအပြားသည် DFN5×6 ကို အသုံးပြုခဲ့ကြသည်။

Fairchild Power 56 အထုပ်

6. International Rectifier (IR) Direct FET အထုပ်

Direct FET သည် SO-8 သို့မဟုတ် သေးငယ်သော ခြေရာတစ်ခုတွင် အပေါ်ပိုင်းအအေးပေးမှုကို ထိရောက်စွာပေးစွမ်းပြီး ကွန်ပျူတာများ၊ လက်ပ်တော့များ၊ ဆက်သွယ်ရေးနှင့် လူသုံးအီလက်ထရွန်နစ်ပစ္စည်းများတွင် AC-DC နှင့် DC-DC ပါဝါကူးပြောင်းခြင်းအက်ပ်လီကေးရှင်းများအတွက် သင့်လျော်သည်။ DirectFET ၏သတ္တုဓာတ်သည် စံပလပ်စတစ် discrete packages များနှင့် နှိုင်းယှဉ်ပါက ကြိမ်နှုန်းမြင့် DC-DC buck converters များ၏ လက်ရှိကိုင်တွယ်လုပ်ဆောင်နိုင်မှုစွမ်းရည်ကို နှစ်ဆတိုးစေပြီး တစ်ဖက်သတ်အပူကို ဖြန့်ဝေပေးပါသည်။ Direct FET ပက်ကေ့ချ်သည် ယိုစီးမှု (D) အပူစုပ်ခွက်၏အပေါ်ဘက်သို့ မျက်နှာမူကာ သတ္တုအခွံဖြင့် ဖုံးအုပ်ထားကာ အပူကို ပြေပျောက်စေသည်။ Direct FET ထုပ်ပိုးမှုသည် အပူကို ကောင်းစွာ စုပ်ယူနိုင်သဖြင့် နေရာပိုနည်းပြီး နေရာပိုယူပါသည်။

အကျဉ်းချုပ်

အနာဂတ်တွင်၊ အီလက်ထရွန်းနစ်ကုန်ထုတ်စက်မှုလုပ်ငန်းသည် အလွန်ပါးလွှာသော၊ အနည်းအကျဉ်း၊ ဗို့အားနိမ့်နှင့် မြင့်မားသောလျှပ်စီးကြောင်းအရ ဆက်လက်ဖွံ့ဖြိုးတိုးတက်နေသဖြင့် MOSFET ၏ အသွင်အပြင်နှင့် အတွင်းပိုင်းထုပ်ပိုးမှုပုံစံသည်လည်း ကုန်ထုတ်လုပ်မှု၏ ဖွံ့ဖြိုးတိုးတက်မှုလိုအပ်ချက်များနှင့် လိုက်လျောညီထွေဖြစ်အောင် ပြောင်းလဲသွားမည်ဖြစ်သည်။ စက်မှုလုပ်ငန်း။ ထို့အပြင်၊ အီလက်ထရွန်းနစ်ထုတ်လုပ်သူများအတွက် ရွေးချယ်မှုအဆင့်ကို လျှော့ချရန်အတွက်၊ မော်ဒူလာပြောင်းလဲခြင်းနှင့် စနစ်အဆင့်ထုပ်ပိုးမှု၏ ဦးတည်ချက်တွင် MOSFET ဖွံ့ဖြိုးတိုးတက်မှုလမ်းကြောင်းသည် ပိုမိုထင်ရှားလာမည်ဖြစ်ပြီး ထုတ်ကုန်များသည် စွမ်းဆောင်ရည်နှင့် ကုန်ကျစရိတ်ကဲ့သို့သော ကဏ္ဍပေါင်းစုံမှ ပေါင်းစပ်ညှိနှိုင်းသည့်ပုံစံဖြင့် ဖွံ့ဖြိုးတိုးတက်လာမည်ဖြစ်သည်။ . Package သည် MOSFET ရွေးချယ်မှုအတွက် အရေးကြီးသော ကိုးကားအချက်များထဲမှ တစ်ခုဖြစ်သည်။ မတူညီသော အီလက်ထရွန်နစ် ထုတ်ကုန်များတွင် မတူညီသော လျှပ်စစ်လိုအပ်ချက်များ ရှိပြီး မတူညီသော တပ်ဆင်မှုပတ်ဝန်းကျင်တွင်လည်း ကိုက်ညီသော အရွယ်အစား သတ်မှတ်ချက်များကို ဖြည့်ဆည်းရန် လိုအပ်ပါသည်။ အမှန်တကယ်ရွေးချယ်မှုတွင်၊ ယေဘုယျမူအရ အမှန်တကယ်လိုအပ်ချက်များနှင့်အညီ ဆုံးဖြတ်ချက်ကို ချမှတ်သင့်သည်။ အချို့သော အီလက်ထရွန်နစ်စနစ်များကို PCB အရွယ်အစားနှင့် အတွင်းပိုင်းအမြင့်ဖြင့် ကန့်သတ်ထားသည်။ ဥပမာအားဖြင့်၊ ဆက်သွယ်ရေးစနစ်များ၏ မော်ဂျူးပါဝါထောက်ပံ့မှုများကို များသောအားဖြင့် အမြင့်ကန့်သတ်ချက်များကြောင့် DFN5*6 နှင့် DFN3*3 ပက်ကေ့ဂျ်များကို အသုံးပြုကြသည်။ အချို့သော ACDC ပါဝါထောက်ပံ့မှုတွင်၊ အလွန်ပါးလွှာသော ဒီဇိုင်းများ သို့မဟုတ် အခွံကန့်သတ်ချက်များကြောင့် TO220 ထုပ်ပိုးထားသော ပါဝါ MOSFET များကို တပ်ဆင်ရန်အတွက် သင့်လျော်ပါသည်။ ဤအချိန်တွင် TO247 ထုပ်ပိုးထားသော ထုတ်ကုန်များအတွက် မသင့်လျော်သော တံများကို အမြစ်ထဲသို့ တိုက်ရိုက်ထည့်သွင်းနိုင်သည်။ အချို့သော အလွန်ပါးလွှာသော ဒီဇိုင်းများသည် MOSFET ရွေးချယ်မှု၏ ရှုပ်ထွေးမှုကို တိုးမြင့်လာစေမည့် ကိရိယာ၏ ပင်နံပါတ်များကို ကွေးပြီး ပြားချပ်ချပ်ဖြစ်စေရန် လိုအပ်သည်။

MOSFET ကိုဘယ်လိုရွေးချယ်မလဲ။

"လက်တွေ့" အချက်အလက်များသည် ဒုတိယစာမျက်နှာတွင်သာ ပေါ်လာသောကြောင့် MOSFET ဒေတာစာရွက်၏ ပထမစာမျက်နှာကို တစ်ခါမျှ မကြည့်ဖူးကြောင်း အင်ဂျင်နီယာတစ်ဦးက ပြောဖူးသည်။ MOSFET ဒေတာစာရွက်ရှိ စာမျက်နှာတိုင်းနီးပါးတွင် ဒီဇိုင်နာများအတွက် အဖိုးတန်အချက်အလက်များပါရှိသည်။ သို့သော် ထုတ်လုပ်သူမှ ပံ့ပိုးပေးသော ဒေတာကို မည်သို့အဓိပ္ပာယ်ဖွင့်ဆိုရမည်ကို အမြဲရှင်းလင်းသည်မဟုတ်။

ဤဆောင်းပါးတွင် MOSFETs ၏ အဓိကသတ်မှတ်ချက်အချို့၊ ၎င်းတို့ကို ဒေတာစာရွက်ပေါ်တွင် မည်သို့ဖော်ပြထားသည်နှင့် ၎င်းတို့ကို နားလည်ရန် လိုအပ်သည့် ရှင်းလင်းသော ရုပ်ပုံတို့ကို အကျဉ်းချုပ်ဖော်ပြထားသည်။ အီလက်ထရွန်းနစ် စက်ပစ္စည်းအများစုကဲ့သို့ပင်၊ MOSFET များသည် လည်ပတ်မှုအပူချိန်ကြောင့် ထိခိုက်ပါသည်။ ထို့ကြောင့် ဖော်ပြထားသော အညွှန်းများကို အသုံးချသည့် စမ်းသပ်မှု အခြေအနေများကို နားလည်ရန် အရေးကြီးပါသည်။ "ထုတ်ကုန်မိတ်ဆက်ခြင်း" တွင် သင်တွေ့မြင်ရသော အညွှန်းများသည် "အမြင့်ဆုံး" သို့မဟုတ် "ပုံမှန်" တန်ဖိုးများဖြစ်မဖြစ် နားလည်ရန်လည်း အရေးကြီးသည်၊ အဘယ်ကြောင့်ဆိုသော် အချို့သောဒေတာစာရွက်များက ရှင်းလင်းစွာမဖော်ပြထားသောကြောင့်ဖြစ်သည်။

ဗို့အားအဆင့်

MOSFET ကို ဆုံးဖြတ်သည့် အဓိက လက္ခဏာမှာ ဂိတ်ပေါက်မှ အရင်းအမြစ်နှင့် ယိုစီးကြောင်းသို့ short-circuit ပြတ်တောက်သွားသောအခါတွင် MOSFET သည် ပျက်စီးခြင်းမရှိဘဲ ခံနိုင်ရည်ရှိသော အမြင့်ဆုံးဗို့အားဖြစ်သည့် "drain-source breakdown voltage" ဖြစ်သည်။ 250μA ဖြစ်ပါသည်။ . VDS ကို "25°C တွင် absolute maximum voltage" ဟုလည်းခေါ်သော်လည်း ဤ absolute voltage သည် အပူချိန်ပေါ်မူတည်ပြီး data sheet တွင် "VDS temperature coefficient" ရှိသည်ကို သတိရရန် အရေးကြီးပါသည်။ အမြင့်ဆုံး VDS သည် DC ဗို့အားအပြင် ဆားကစ်အတွင်း ရှိနေနိုင်သည့် မည်သည့်ဗို့အားများ မြင့်တက်ခြင်းနှင့် လှိုင်းဂယက်များ ဖြစ်သည်ကို နားလည်ရန် လိုအပ်ပါသည်။ ဥပမာအားဖြင့်၊ သင်သည် 100mV၊ 5ns spike ရှိသော 30V ပါဝါထောက်ပံ့မှုတွင် 30V စက်ပစ္စည်းကို အသုံးပြုပါက၊ ဗို့အားသည် စက်ပစ္စည်း၏ ပကတိအမြင့်ဆုံးကန့်သတ်ချက်ကို ကျော်လွန်သွားမည်ဖြစ်ပြီး၊ စက်သည် avalanche မုဒ်သို့ ဝင်ရောက်နိုင်သည်။ ဤကိစ္စတွင်၊ MOSFET ၏ယုံကြည်စိတ်ချရမှုကိုအာမမခံနိုင်ပါ။ မြင့်မားသောအပူချိန်တွင်၊ အပူချိန်ကိန်းဂဏန်းသည် ပြိုကွဲဗို့အားကို သိသိသာသာ ပြောင်းလဲနိုင်သည်။ ဥပမာအားဖြင့်၊ အချို့သော N-channel MOSFET များသည် ဗို့အားအဆင့်သတ်မှတ်ချက် 600V ရှိသော အပြုသဘောဆောင်သောအပူချိန်ကိန်းဂဏန်းများရှိသည်။ ၎င်းတို့သည် ၎င်းတို့၏ အမြင့်ဆုံးလမ်းဆုံအပူချိန်သို့ ချဉ်းကပ်သောအခါ၊ အပူချိန်ဖော်ကိန်းသည် ဤ MOSFET များကို 650V MOSFET များကဲ့သို့ ပြုမူစေသည်။ MOSFET အသုံးပြုသူများ၏ ဒီဇိုင်းစည်းမျဉ်းများသည် 10% မှ 20% အထိ derating factor လိုအပ်ပါသည်။ အချို့သောဒီဇိုင်းများတွင်၊ အမှန်တကယ်ပြိုကွဲနေသောဗို့အားသည် 25°C တွင်သတ်မှတ်ထားသောတန်ဖိုးထက် 5% မှ 10% ပိုများသည်ဟုယူဆပါက၊ သက်ဆိုင်သောအသုံးဝင်သောဒီဇိုင်းအနားသတ်ကို ဒီဇိုင်းအတွက်အလွန်အကျိုးရှိစေမည့် ဒီဇိုင်းပုံစံသို့ ပေါင်းထည့်မည်ဖြစ်သည်။ MOSFETs ၏မှန်ကန်သောရွေးချယ်မှုတွင်ထပ်တူအရေးကြီးသည်မှာ conduction လုပ်ငန်းစဉ်အတွင်း gate-source voltage VGS ၏အခန်းကဏ္ဍကိုနားလည်ခြင်းဖြစ်သည်။ ဤဗို့အားသည် ပေးထားသော အများဆုံး RDS(on) အခြေအနေအောက်တွင် MOSFET ၏ အပြည့်အ၀ စီးဆင်းမှုကို သေချာစေသည့် ဗို့အားဖြစ်သည်။ ထို့ကြောင့် on-resistance သည် VGS အဆင့်နှင့် အမြဲဆက်စပ်နေပြီး ၎င်းသည် စက်ပစ္စည်းကိုဖွင့်နိုင်သည့် ဤဗို့အားတွင်သာဖြစ်သည်။ အရေးကြီးသော ဒီဇိုင်းအကျိုးဆက်မှာ RDS(on) အဆင့်သတ်မှတ်ချက်ကိုရရှိရန် အသုံးပြုထားသော အနည်းဆုံး VGS ထက်နိမ့်သော ဗို့အားဖြင့် MOSFET ကို အပြည့်အဝဖွင့်၍မရပါ။ ဥပမာအားဖြင့်၊ 3.3V မိုက်ခရိုကွန်ထရိုလာဖြင့် MOSFET ကို အပြည့်အ၀မောင်းနှင်ရန်၊ သင်သည် VGS=2.5V သို့မဟုတ် အောက်၌ MOSFET ကိုဖွင့်နိုင်ရန်လိုအပ်သည်။

ခုခံမှု၊ ဂိတ်တာဝန်ခံနှင့် "ကုသိုလ်ပုံ"

MOSFET ၏ ခံနိုင်ရည်အားသည် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော gate-to-source ဗို့အားများတွင် အမြဲတမ်းဆုံးဖြတ်သည်။ အမြင့်ဆုံး RDS(on) ကန့်သတ်ချက်သည် ပုံမှန်တန်ဖိုးထက် 20% မှ 50% ပိုများနိုင်သည်။ RDS(on) ၏ အမြင့်ဆုံးကန့်သတ်ချက်သည် အများအားဖြင့် လမ်းဆုံအပူချိန် 25°C တွင် တန်ဖိုးကို ရည်ညွှန်းသည်။ ပိုမိုမြင့်မားသောအပူချိန်တွင်၊ ပုံ 1 တွင်ပြထားသည့်အတိုင်း RDS(on) သည် 30% မှ 150% အထိတိုးလာနိုင်သည်။ RDS(on) သည် အပူချိန်နှင့် အနိမ့်ဆုံးခုခံမှုတန်ဖိုးကို အာမမခံနိုင်သောကြောင့် RDS(on) ကိုအခြေခံ၍ လက်ရှိရှာဖွေခြင်းမှာ မဟုတ်ပါ။ အလွန်တိကျသောနည်းလမ်း။

ပုံ 1 RDS(on) သည် အမြင့်ဆုံးလည်ပတ်မှုအပူချိန်၏ 30% မှ 150% အတွင်း အပူချိန်တိုးလာသည်

On-resistance သည် N-channel နှင့် P-channel MOSFET နှစ်ခုလုံးအတွက် အလွန်အရေးကြီးပါသည်။ ပါဝါထောက်ပံ့မှုများကို ကူးပြောင်းရာတွင် Qg သည် ပါဝါထောက်ပံ့မှုများကို ကူးပြောင်းရာတွင် အသုံးပြုသည့် N-channel MOSFET များအတွက် အဓိကရွေးချယ်မှုစံနှုန်းတစ်ခုဖြစ်ပြီး Qg သည် switching losses များကို ထိခိုက်စေသောကြောင့်ဖြစ်သည်။ ဤဆုံးရှုံးမှုများသည် အကျိုးသက်ရောက်မှု နှစ်ခုရှိသည်- တစ်ခုမှာ MOSFET အဖွင့်အပိတ်ကို သက်ရောက်မှုရှိသော ကူးပြောင်းချိန်ဖြစ်သည်။ အခြားတစ်ခုသည် switching process တစ်ခုစီတွင် gate capacitance ကို အားသွင်းရန် လိုအပ်သော စွမ်းအင်ဖြစ်သည်။ မှတ်သားထားရမည့်အချက်မှာ Qg သည် နိမ့်သော Vgs ကိုအသုံးပြုထားသော်လည်း switching losses များကို လျော့နည်းစေသည့်တိုင် gate-source voltage ပေါ်တွင်မူတည်ပါသည်။ အပလီကေးရှင်းများ ကူးပြောင်းရာတွင် အသုံးပြုရန် ရည်ရွယ်ထားသော MOSFET များကို အမြန်နှိုင်းယှဥ်ရန် နည်းလမ်းတစ်ခုအနေဖြင့်၊ ဒီဇိုင်နာများသည် လျှပ်ကူးမှုဆုံးရှုံးမှုအတွက် RDS(on) နှင့် Qg အရှုံးများကို ကူးပြောင်းရန်အတွက် RDS(on)xQg ပါဝင်သော အနည်းကိန်းဖော်မြူလာကို အသုံးပြုကြသည်။ ဤ "ကုသိုလ်ပုံသဏ္ဍာန်" (FOM) သည် စက်ပစ္စည်း၏ စွမ်းဆောင်ရည်ကို အကျဉ်းချုံးပြီး MOSFET များကို ပုံမှန် သို့မဟုတ် အမြင့်ဆုံးတန်ဖိုးများနှင့်အညီ နှိုင်းယှဉ်နိုင်စေပါသည်။ စက်ပစ္စည်းများတစ်လျှောက် တိကျသောနှိုင်းယှဉ်မှုကို သေချာစေရန်၊ တူညီသော VGS ကို RDS(on) နှင့် Qg အတွက် အသုံးပြုထားကြောင်း သေချာစေရန်လိုအပ်ပြီး ပုံမှန်နှင့် အများဆုံးတန်ဖိုးများကို ထုတ်ဝေမှုတွင် ရောနှောသွားမည်မဟုတ်ကြောင်း သေချာစေရန်လိုအပ်ပါသည်။ Lower FOM သည် သင့်အား အပလီကေးရှင်းများကို ကူးပြောင်းရာတွင် ပိုမိုကောင်းမွန်သော စွမ်းဆောင်ရည်ကို ပေးစွမ်းနိုင်သော်လည်း ၎င်းကို အာမမခံနိုင်ပါ။ အကောင်းဆုံး နှိုင်းယှဉ်မှုရလဒ်များကို အမှန်တကယ် ဆားကစ်တစ်ခုတွင်သာ ရရှိနိုင်ပြီး အချို့ကိစ္စများတွင် MOSFET တစ်ခုစီအတွက် ဆားကစ်ကို ကောင်းမွန်စွာချိန်ညှိရန် လိုအပ်ပါသည်။ ကွဲပြားသော စမ်းသပ်မှုအခြေအနေများအပေါ် အခြေခံ၍ အဆင့်သတ်မှတ်ထားသော လက်ရှိနှင့် ပါဝါ dissipation၊ MOSFET အများစုသည် ဒေတာစာရွက်တွင် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော ဆက်တိုက်စီးဆင်းနေသော ရေစီးကြောင်းများရှိသည်။ အဆင့်သတ်မှတ်ချက်သည် သတ်မှတ်ထားသော ဖြစ်ရပ်အပူချိန် (ဥပမာ TC=25°C) သို့မဟုတ် ပတ်ဝန်းကျင်အပူချိန် (ဥပမာ TA=25°C) တွင်ရှိမရှိကို သေချာစွာသိရှိနိုင်ရန် ဒေတာစာရွက်ကို သင်ကြည့်ရှုလိုမည်ဖြစ်သည်။ ဤတန်ဖိုးများအနက် မည်သည့်တန်ဖိုးများသည် အသင့်လျော်ဆုံးဖြစ်သနည်း၊ စက်၏ဝိသေသလက္ခဏာများနှင့် အပလီကေးရှင်းပေါ်တွင်မူတည်လိမ့်မည် (ပုံ 2 ကိုကြည့်ပါ)။

ပကတိအမြင့်ဆုံး လက်ရှိနှင့် ပါဝါတန်ဖိုးများအားလုံးသည် တကယ့်ဒေတာများဖြစ်သည်။

ပုံ 2 ပကတိအမြင့်ဆုံး လက်ရှိနှင့် ပါဝါတန်ဖိုးများအားလုံးသည် ဒေတာအစစ်အမှန်ဖြစ်သည်။

လက်ကိုင်စက်များတွင်အသုံးပြုသည့် မျက်နှာပြင်အထိုင်ကိရိယာငယ်များအတွက် သက်ဆိုင်ရာလက်ရှိအဆင့်သည် ပတ်ဝန်းကျင်အပူချိန် 70°C တွင် ဖြစ်နိုင်သည်။ အပူစုပ်ခွက်များနှင့် လေအေးပေးစက်များပါရှိသော ကြီးမားသောစက်ပစ္စည်းများအတွက်၊ TA=25 ℃ရှိ လက်ရှိအဆင့်သည် ပကတိအခြေအနေနှင့် ပိုမိုနီးစပ်နိုင်ပါသည်။ အချို့သောစက်ပစ္စည်းများအတွက်၊ အထုပ်သည် အထုပ်ကန့်သတ်ချက်များထက် ၎င်း၏အမြင့်ဆုံးလမ်းဆုံအပူချိန်တွင် လျှပ်စီးကြောင်းပိုမိုကိုင်တွယ်နိုင်သည်။ အချို့သော ဒေတာစာရွက်များတွင်၊ ဤ "die-limited" လက်ရှိအဆင့်သည် "package-limited" လက်ရှိအဆင့်သို့ ထပ်လောင်းအချက်အလက်များဖြစ်ပြီး၊ ၎င်းသည် သေ၏ကြံ့ခိုင်မှုကို သင့်အား အကြံဉာဏ်ပေးနိုင်သည်။ အလားတူထည့်သွင်းစဉ်းစားမှုများသည် အပူချိန်ပေါ်တွင်သာမက အချိန်မှန်ပေါ်တွင်မူတည်သည့် ဆက်တိုက်ပါဝါကျုံ့ခြင်းအတွက် သက်ဆိုင်ပါသည်။ PD=4W တွင် TA=70 ℃ 10 စက္ကန့်ကြာ ဆက်တိုက်လည်ပတ်နေသော စက်ပစ္စည်းတစ်ခုကို မြင်ယောင်ကြည့်ပါ။ "စဉ်ဆက်မပြတ်" အချိန်ကာလသည် MOSFET ပက်ကေ့ဂျ်အပေါ်အခြေခံ၍ ကွဲပြားမည်ဖြစ်ပြီး၊ ထို့ကြောင့် 10 စက္ကန့်၊ 100 စက္ကန့် သို့မဟုတ် 10 မိနစ်အကြာတွင် ပါဝါကျုံ့သွားပုံကို ကြည့်ရန် ဒေတာစာရွက်မှ ပုံမှန်အပူအကူးအပြောင်း impedance အကွက်ကို အသုံးပြုလိုမည်ဖြစ်ပါသည်။ . ပုံ 3 တွင်ပြထားသည့်အတိုင်း 10 စက္ကန့်သွေးခုန်နှုန်းပြီးနောက် ဤအထူးပြုကိရိယာ၏ အပူခံနိုင်ရည်ကိန်းသည် ခန့်မှန်းခြေ 0.33 ဖြစ်ပြီး ဆိုလိုသည်မှာ ပက်ကေ့ဂျ်သည် ခန့်မှန်းခြေအားဖြင့် 10 မိနစ်အကြာတွင် အပူရွှဲသွားသည်နှင့်၊ ကိရိယာ၏ အပူထုတ်လွှတ်နိုင်စွမ်းမှာ 4W အစား 1.33W သာဖြစ်သည်။ . ကိရိယာ၏အပူကို ကောင်းစွာအအေးခံနိုင်သော်လည်း 2W ခန့်ရောက်ရှိနိုင်သည်။

power pulse ကိုအသုံးပြုသောအခါ MOSFET ၏အပူခံနိုင်ရည်ရှိသည်။

ပုံ 3 ပါဝါသွေးခုန်နှုန်းကိုအသုံးပြုသောအခါ MOSFET ၏အပူဒဏ်ခံနိုင်ရည်ရှိသည်။

တကယ်တော့ MOSFET ကို ဘယ်လိုရွေးချယ်ရမလဲဆိုတာ အဆင့်လေးဆင့် ခွဲနိုင်ပါတယ်။

ပထမအဆင့်- N ချန်နယ် သို့မဟုတ် P ချန်နယ်ကို ရွေးချယ်ပါ။

သင့်ဒီဇိုင်းအတွက် သင့်လျော်သော စက်ပစ္စည်းကို ရွေးချယ်ရာတွင် ပထမအဆင့်မှာ N-channel သို့မဟုတ် P-channel MOSFET ကို အသုံးပြုရန် ဆုံးဖြတ်ခြင်းဖြစ်သည်။ သာမာန်ပါဝါအက်ပလီကေးရှင်းတစ်ခုတွင် MOSFET ကို မြေပြင်နှင့် ချိတ်ဆက်ပြီး ဝန်အား ပင်မဗို့အားနှင့် ချိတ်ဆက်သည့်အခါ MOSFET သည် low-side switch ကို ဖြစ်ပေါ်စေသည်။ အနိမ့်ဘက်ခလုတ်တွင်၊ စက်ကိုပိတ်ရန် သို့မဟုတ် ဖွင့်ရန် လိုအပ်သည့်ဗို့အားကို ထည့်သွင်းစဉ်းစားခြင်းကြောင့် N-channel MOSFET ကို အသုံးပြုသင့်သည်။ MOSFET ကို ဘတ်စ်ကားနှင့်ချိတ်ဆက်ပြီး မြေပေါ်တင်သည့်အခါ၊ ဘေးဘက်မြင့်ခလုတ်ကို အသုံးပြုသည်။ P-channel MOSFET များကို အများအားဖြင့် ဤ topology တွင် အသုံးပြုကြပြီး၊ ဗို့အား drive ကို ထည့်သွင်းစဉ်းစားခြင်းကြောင့်လည်း ဖြစ်သည်။ သင့်အပလီကေးရှင်းအတွက် မှန်ကန်သောစက်ပစ္စည်းကို ရွေးချယ်ရန်၊ သင်သည် စက်ပစ္စည်းကိုမောင်းနှင်ရန်အတွက် လိုအပ်သောဗို့အားနှင့် သင့်ဒီဇိုင်းတွင်ပြုလုပ်ရန် အလွယ်ကူဆုံးနည်းလမ်းကို ဆုံးဖြတ်ရပါမည်။ နောက်တစ်ဆင့်မှာ လိုအပ်သော ဗို့အားအဆင့်သတ်မှတ်ချက် သို့မဟုတ် စက်ပစ္စည်း၏ အမြင့်ဆုံးဗို့အားကို ဆုံးဖြတ်ရန်ဖြစ်သည်။ ဗို့အားအဆင့်မြင့်လေ၊ ကိရိယာ၏ကုန်ကျစရိတ် မြင့်မားလေဖြစ်သည်။ လက်တွေ့အတွေ့အကြုံအရ၊ အဆင့်သတ်မှတ်ထားသောဗို့အားသည် ပင်မဗို့အား သို့မဟုတ် ဘတ်စ်ကားဗို့အားထက် ကြီးနေသင့်သည်။ ၎င်းသည် MOSFET ပျက်ကွက်မှုမဖြစ်စေရန်လုံလောက်သောကာကွယ်မှုပေးလိမ့်မည်။ MOSFET ကိုရွေးချယ်သည့်အခါ၊ အမြင့်ဆုံး VDS ဖြစ်သည့် မြောင်းမှ အရင်းအမြစ်အထိ သည်းခံနိုင်သည့် အမြင့်ဆုံးဗို့အားကို ဆုံးဖြတ်ရန် လိုအပ်သည်။ MOSFET ၏အမြင့်ဆုံးဗို့အားသည် အပူချိန်ပြောင်းလဲမှုများကို ခံနိုင်ရည်ရှိကြောင်း သိရန်အရေးကြီးပါသည်။ ဒီဇိုင်နာများသည် လည်ပတ်မှုအပူချိန်အကွာအဝေးတစ်ခုလုံးတွင် ဗို့အားကွဲပြားမှုများကို စမ်းသပ်ရပါမည်။ ဆားကစ်ပျက်ကြောင်းသေချာစေရန် ဤပြောင်းလဲမှုအကွာအဝေးကို ကာမိရန် အဆင့်သတ်မှတ်ထားသော ဗို့အားသည် လုံလောက်သောအနားသတ်ရှိရပါမည်။ ဒီဇိုင်းအင်ဂျင်နီယာများ ထည့်သွင်းစဉ်းစားရန် လိုအပ်သည့် အခြားသော ဘေးကင်းရေးအချက်များမှာ မော်တာ သို့မဟုတ် ထရန်စဖော်မာများကဲ့သို့ အီလက်ထရွန်းနစ်ပစ္စည်းများကို ကူးပြောင်းခြင်းဖြင့် ဖြစ်ပေါ်လာသော ဗို့အားအပြောင်းအရွှေ့များ ပါဝင်သည်။ အဆင့်သတ်မှတ်ထားသော ဗို့အားများသည် မတူညီသော အပလီကေးရှင်းများအတွက် ကွဲပြားသည်။ ပုံမှန်အားဖြင့်၊ ခရီးဆောင်ကိရိယာများအတွက် 20V၊ FPGA ပါဝါထောက်ပံ့မှုအတွက် 20-30V နှင့် 85-220VAC အပလီကေးရှင်းများအတွက် 450-600V။

အဆင့် 2- အဆင့်သတ်မှတ်ထားသော လက်ရှိကို ဆုံးဖြတ်ပါ။

ဒုတိယအဆင့်မှာ MOSFET ၏ လက်ရှိအဆင့်သတ်မှတ်ချက်ကို ရွေးချယ်ရန်ဖြစ်သည်။ ဆားကစ်ဖွဲ့စည်းပုံအပေါ်မူတည်၍ ဤအဆင့်သတ်မှတ်ထားသော လက်ရှိသည် အခြေအနေအားလုံးတွင် ဝန်ခံနိုင်ရည်ရှိရမည့် အမြင့်ဆုံးလျှပ်စီးဖြစ်သင့်သည်။ ဗို့အားအခြေအနေနှင့်ဆင်တူသည်၊ စနစ်က လက်ရှိ spikes ကိုထုတ်ပေးသည့်တိုင်၊ ဤဇိုင်နာသည် ရွေးချယ်ထားသော MOSFET သည် ဤလက်ရှိအဆင့်သတ်မှတ်ချက်ကို ခံနိုင်ရည်ရှိကြောင်း သေချာစေရမည်။ ထည့်သွင်းစဉ်းစားထားသော လက်ရှိအခြေအနေနှစ်ခုမှာ စဉ်ဆက်မပြတ်မုဒ်နှင့် သွေးခုန်နှုန်းမြင့်တက်ခြင်း ဖြစ်သည်။ စဉ်ဆက်မပြတ် လျှပ်ကူးမုဒ်တွင်၊ MOSFET သည် စက်မှတဆင့် ဆက်တိုက်စီးဆင်းနေသည့် တည်ငြိမ်သောအခြေအနေတွင် ရှိနေသည်။ Pulse spike ဆိုသည်မှာ စက်မှတဆင့် စီးဆင်းနေသော ကြီးမားသော လှိုင်းကြီး (သို့မဟုတ် spike current) ကို ရည်ညွှန်းသည်။ ဤအခြေအနေများအောက်တွင် အမြင့်ဆုံးလျှပ်စီးကြောင်းကို ဆုံးဖြတ်ပြီးသည်နှင့်၊ ၎င်းသည် ဤအမြင့်ဆုံးလျှပ်စီးကြောင်းကို ကိုင်တွယ်နိုင်သည့် ကိရိယာကို ရွေးချယ်ရန်သာဖြစ်သည်။ အဆင့်သတ်မှတ်ထားသော လက်ရှိကိုရွေးချယ်ပြီးနောက်၊ conduction ဆုံးရှုံးမှုကိုလည်း တွက်ချက်ရမည်ဖြစ်သည်။ ပကတိအခြေအနေများတွင် MOSFET သည် conduction loss ဟုခေါ်သော conduction loss ဟုခေါ်သော conduction process အတွင်း လျှပ်စစ်စွမ်းအင်ဆုံးရှုံးသွားသောကြောင့် စံပြကိရိယာတစ်ခုမဟုတ်ပါ။ MOSFET သည် စက်၏ RDS(ON) မှ ဆုံးဖြတ်ပြီး အပူချိန်ဖြင့် သိသာထင်ရှားစွာ ပြောင်းလဲသွားသည့်အချိန်တွင် "on" သောအခါတွင် ပြောင်းလဲနိုင်သော resistor ကဲ့သို့ လုပ်ဆောင်သည်။ စက်ပစ္စည်း၏ ပါဝါဆုံးရှုံးမှုကို Iload2×RDS(ON) ဖြင့် တွက်ချက်နိုင်သည်။ on-resistance သည် အပူချိန်နှင့်အတူ ပြောင်းလဲသွားသောကြောင့် ပါဝါဆုံးရှုံးမှုသည်လည်း အချိုးကျပြောင်းလဲသွားမည်ဖြစ်သည်။ MOSFET တွင် သက်ရောက်သည့် ဗို့အား VGS ပိုများလေ၊ RDS(ON) သေးငယ်လေ ဖြစ်လိမ့်မည်။ အပြန်အလှန်အားဖြင့် RDS(ON) သည် ပိုမိုမြင့်မားလာမည်ဖြစ်သည်။ စနစ်ဒီဇိုင်နာအတွက်၊ ဤသည်မှာ စနစ်ဗို့အားပေါ်မူတည်၍ အပေးအယူများလာပါသည်။ သယ်ဆောင်ရလွယ်ကူသော ဒီဇိုင်းများအတွက်၊ အောက်ဗို့အားများကို အသုံးပြုရန် ပိုမိုလွယ်ကူသည် (နှင့် ပို၍အသုံးများသည်)၊ စက်မှုဒီဇိုင်းများအတွက်မူ ပိုမိုဗို့အားကို အသုံးပြုနိုင်ပါသည်။ RDS(ON) ခုခံမှုသည် လက်ရှိနှင့်အတူ အနည်းငယ်တက်လာမည်ကို သတိပြုပါ။ RDS(ON) resistor ၏ အမျိုးမျိုးသော လျှပ်စစ်ဆိုင်ရာ ဘောင်များတွင် ကွဲလွဲမှုများကို ထုတ်လုပ်သူမှ ပံ့ပိုးပေးသည့် နည်းပညာဆိုင်ရာ အချက်အလက်စာရွက်တွင် တွေ့နိုင်ပါသည်။ နည်းပညာသည် အမြင့်ဆုံး VDS ကို တိုးလာသောအခါ အချို့သောနည်းပညာများသည် RDS(ON) ကိုတိုးမြင့်လာသောကြောင့် စက်ပစ္စည်းလက္ခဏာများပေါ်တွင် သိသာထင်ရှားသောအကျိုးသက်ရောက်မှုရှိပါသည်။ ထိုသို့သောနည်းပညာအတွက်၊ အကယ်၍ သင်သည် VDS နှင့် RDS(ON) ကို လျှော့ချရန် ရည်ရွယ်ထားပါက ချစ်ပ်အရွယ်အစားကို တိုးမြှင့်ရန် လိုအပ်ပြီး ကိုက်ညီသည့် ပက်ကေ့ချ်အရွယ်အစားနှင့် ဆက်စပ်ဖွံ့ဖြိုးတိုးတက်မှု ကုန်ကျစရိတ်များကို တိုးမြင့်စေမည်ဖြစ်သည်။ Chip အရွယ်အစား တိုးလာမှုကို ထိန်းချုပ်ရန် ကြိုးပမ်းသည့် လုပ်ငန်းနယ်ပယ်တွင် နည်းပညာများစွာ ရှိပြီး ၎င်းတို့အနက် အရေးအကြီးဆုံးမှာ ချန်နယ်နှင့် အားသွင်းချိန်ခွင်လျှာ ချိန်ညှိခြင်းနည်းပညာများဖြစ်သည်။ ကတုတ်ကျင်းနည်းပညာတွင်၊ on-resistance RDS(ON) ကိုလျှော့ချရန်အတွက် ပုံမှန်အားဖြင့် ဗို့အားနိမ့်ရန်အတွက် သီးသန့်ထားသော နက်ရှိုင်းသောကတုတ်ကျင်းကို wafer တွင် ထည့်သွင်းထားသည်။ RDS(ON တွင် အများဆုံး VDS ၏သက်ရောက်မှုကို လျှော့ချရန်အတွက်) ဖွံ့ဖြိုးတိုးတက်မှုလုပ်ငန်းစဉ်အတွင်း epitaxial ကြီးထွားမှုကော်လံ/ etching ကော်လံလုပ်ငန်းစဉ်ကို အသုံးပြုခဲ့သည်။ ဥပမာအားဖြင့် Fairchild Semiconductor သည် RDS(ON) လျှော့ချမှုအတွက် ထပ်လောင်းထုတ်လုပ်မှုအဆင့်များကို ထပ်လောင်းပေးသည့် SuperFET ဟုခေါ်သော နည်းပညာကို တီထွင်ခဲ့သည်။ စံ MOSFET ၏ ခွဲခြမ်းကွဲဗို့အား တိုးလာသည်နှင့်အမျှ RDS(ON) သည် အဆတိုးလာကာ သေဆုံးအရွယ်အစားကို တိုးလာစေသည်။ SuperFET လုပ်ငန်းစဉ်သည် RDS(ON) နှင့် wafer အရွယ်အစားကြားရှိ ထပ်ကိန်းဆက်နွယ်မှုကို မျဉ်းကြောင်းဆက်နွယ်မှုအဖြစ်သို့ ပြောင်းလဲသည်။ ဤနည်းအားဖြင့်၊ SuperFET စက်ပစ္စည်းများသည် 600V အထိ ပြိုကွဲဗို့အားများပါရှိသည့်တိုင် သေးငယ်သောသေဆုံးအရွယ်အစားဖြင့် စံပြနိမ့် RDS(ON) ကိုရရှိနိုင်ပါသည်။ ရလဒ်မှာ wafer အရွယ်အစားကို 35% အထိလျှော့ချနိုင်သည် ။ သုံးစွဲသူများအတွက်၊ ၎င်းသည် ပက်ကေ့ဂျ်အရွယ်အစားကို သိသာထင်ရှားစွာ လျှော့ချခြင်းကို ဆိုလိုသည်။

အဆင့် ၃- အပူပိုင်းလိုအပ်ချက်များကို ဆုံးဖြတ်ပါ။

MOSFET ကိုရွေးချယ်ရာတွင် နောက်တစ်ဆင့်မှာ စနစ်၏ အပူပိုင်းလိုအပ်ချက်များကို တွက်ချက်ရန်ဖြစ်သည်။ ဒီဇိုင်နာများသည် မတူညီသော အခြေအနေနှစ်ခု၊ အဆိုးဆုံးအခြေအနေနှင့် လက်တွေ့ကမ္ဘာအခြေအနေများကို ထည့်သွင်းစဉ်းစားရပါမည်။ ဤရလဒ်သည် ပိုကြီးသော ဘေးကင်းရေးအနားသတ်ကို ပေးစွမ်းပြီး စနစ်ကျရှုံးမည်မဟုတ်ကြောင်း သေချာစေသောကြောင့် အဆိုးဆုံး တွက်ချက်မှုရလဒ်ကို အသုံးပြုရန် အကြံပြုထားသည်။ MOSFET ဒေတာစာရွက်တွင် ဂရုပြုရန်လိုအပ်သည့် တိုင်းတာမှုဒေတာအချို့လည်း ရှိပါသည်။ ထုပ်ပိုးထားသော စက်၏ တစ်ပိုင်းလျှပ်ကူးပစ္စည်း လမ်းဆုံကြား အပူဒဏ်ခံနိုင်ရည်နှင့် အမြင့်ဆုံး လမ်းဆုံအပူချိန် ကဲ့သို့သော။ စက်ပစ္စည်း၏ လမ်းဆုံအပူချိန်သည် အမြင့်ဆုံးပတ်ဝန်းကျင် အပူချိန် နှင့် ညီမျှပြီး အပူခံနိုင်ရည်နှင့် ပါဝါကျုံ့ခြင်း (လမ်းဆုံအပူချိန် = အမြင့်ဆုံးပတ်ဝန်းကျင် အပူချိန် + [အပူခံနိုင်ရည် × ပါဝါ dissipation])။ ဤညီမျှခြင်းအရ၊ အဓိပ္ပါယ်ဖွင့်ဆိုချက်အားဖြင့် I2×RDS(ON) နှင့်ညီမျှသော စနစ်၏ အမြင့်ဆုံးပါဝါ dissipation ကို ဖြေရှင်းနိုင်သည်။ ဒီဇိုင်နာသည် စက်ပစ္စည်းမှတဆင့် ဖြတ်သန်းမည့် အမြင့်ဆုံးလျှပ်စီးကြောင်းကို ဆုံးဖြတ်ထားသောကြောင့် RDS(ON) ကို မတူညီသောအပူချိန်တွင် တွက်ချက်နိုင်ပါသည်။ ရိုးရှင်းသောအပူမော်ဒယ်များနှင့် ဆက်ဆံရာတွင်၊ ဒီဇိုင်နာများသည် ဆီမီးကွန်ဒတ်တာလမ်းဆုံ/စက်ပစ္စည်းကိစ္စနှင့် case/environment ၏ အပူစွမ်းရည်ကိုလည်း ထည့်သွင်းစဉ်းစားရမည်ဖြစ်ကြောင်း သတိပြုသင့်သည်။ ၎င်းသည် ပုံနှိပ်ဆားကစ်ဘုတ်နှင့် အထုပ်များကို ချက်ချင်းမပူစေရန် လိုအပ်သည်။ ပြိုကျပျက်စီးခြင်းဆိုသည်မှာ ဆီမီးကွန်ဒတ်တာစက်ပေါ်ရှိ ပြောင်းပြန်ဗို့အားသည် အမြင့်ဆုံးတန်ဖိုးထက်ကျော်လွန်သွားပြီး စက်အတွင်းရှိ လျှပ်စီးကြောင်းကို တိုးမြှင့်ရန်အတွက် အားပြင်းသောလျှပ်စစ်စက်ကွင်းတစ်ခုအဖြစ် ဖန်တီးပေးခြင်းဖြစ်သည်။ ဤလျှပ်စီးကြောင်းသည် ပါဝါကို ပြေပျောက်စေပြီး စက်ပစ္စည်း၏ အပူချိန်ကို တိုးစေကာ စက်ပစ္စည်းကို ပျက်စီးစေနိုင်သည်။ ဆီမီးကွန်ဒတ်တာကုမ္ပဏီများသည် စက်ပစ္စည်းများတွင် နှင်းပြိုကျမှုစမ်းသပ်ခြင်း၊ ၎င်းတို့၏ နှင်းလျှောစီးခြင်းဗို့အား တွက်ချက်ခြင်း သို့မဟုတ် စက်၏ကြံ့ခိုင်မှုကို စမ်းသပ်မည်ဖြစ်သည်။ အဆင့်သတ်မှတ်ထားသော နှင်းလျှောစီးဗို့အား တွက်ချက်ရန် နည်းလမ်းနှစ်ခုရှိသည်။ တစ်ခုမှာ ကိန်းဂဏန်း တွက်ချက်နည်းဖြစ်ပြီး နောက်တစ်ခုက အပူတွက်ချက်မှု ဖြစ်သည်။ Thermal calculation ကို တွင်တွင်ကျယ်ကျယ် အသုံးပြုသောကြောင့် ပိုမိုလက်တွေ့ကျသည်။ ကုမ္ပဏီများစွာသည် ၎င်းတို့၏ စက်ပစ္စည်းစမ်းသပ်ခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို ပေးထားသည်။ ဥပမာအားဖြင့် Fairchild Semiconductor သည် "Power MOSFET Avalanche Guidelines" ကို ပံ့ပိုးပေးသည် (Power MOSFET Avalanche Guidelines- Fairchild ဝဘ်ဆိုက်မှ ဒေါင်းလုဒ်လုပ်ယူနိုင်သည်)။ ကွန်ပြူတာအပြင်၊ နည်းပညာသည်လည်း နှင်းပြိုကျမှုအပေါ် ကြီးမားသော လွှမ်းမိုးမှုရှိသည်။ ဥပမာအားဖြင့်၊ သေဆုံးသည့်အရွယ်အစား တိုးလာခြင်းသည် နှင်းမုန်တိုင်းဒဏ်ခံနိုင်ရည်ကို တိုးစေပြီး နောက်ဆုံးတွင် စက်၏ကြံ့ခိုင်မှုကို တိုးစေသည်။ သုံးစွဲသူများအတွက်၊ ၎င်းသည် စနစ်အတွင်းရှိ ပိုကြီးသော ပက်ကေ့ခ်ျများကို အသုံးပြုခြင်းကို ဆိုလိုသည်။

အဆင့် 4- ခလုတ်စွမ်းဆောင်ရည်ကို ဆုံးဖြတ်ပါ။

MOSFET ကိုရွေးချယ်ရာတွင် နောက်ဆုံးအဆင့်မှာ MOSFET ၏ switching performance ကိုဆုံးဖြတ်ရန်ဖြစ်သည်။ switching performance ကို ထိခိုက်စေတဲ့ parameter တွေ အများကြီးရှိပါတယ်၊ ဒါပေမယ့် အရေးကြီးဆုံးကတော့ gate/drain၊ gate/source နဲ့ drain/source capacitance ဖြစ်ပါတယ်။ ဤ capacitors များသည် ၎င်းတို့ကို ပြောင်းတိုင်း အားသွင်းထားသောကြောင့် စက်ပစ္စည်းတွင် ကူးပြောင်းမှုဆုံးရှုံးမှုကို ဖန်တီးပေးပါသည်။ ထို့ကြောင့် MOSFET ၏ ကူးပြောင်းမှုအမြန်နှုန်းကို လျှော့ချလိုက်ပြီး ကိရိယာ၏ စွမ်းဆောင်ရည်ကိုလည်း လျော့ကျစေသည်။ စက်ပစ္စည်းတစ်ခုသို့ ကူးပြောင်းစဉ်အတွင်း စုစုပေါင်းဆုံးရှုံးမှုကို တွက်ချက်ရန်၊ ဒီဇိုင်နာသည် အလှည့်ကျ (Eon) အတွင်း ဆုံးရှုံးမှုနှင့် အဖွင့် (Eoff) ကာလအတွင်း ဆုံးရှုံးမှုများကို တွက်ချက်ရပါမည်။ MOSFET ခလုတ်၏ စုစုပေါင်းပါဝါအား အောက်ပါညီမျှခြင်းဖြင့် ဖော်ပြနိုင်သည်- Psw=(Eon+Eoff)×switching frequency။ Gate Charge (Qgd) သည် switching performance တွင် အကြီးမားဆုံးသက်ရောက်မှုရှိသည်။ ကူးပြောင်းခြင်းဆိုင်ရာ စွမ်းဆောင်ရည်၏ အရေးပါမှုအပေါ် အခြေခံ၍ ဤကူးပြောင်းခြင်းပြဿနာကို ဖြေရှင်းရန်အတွက် နည်းပညာအသစ်များ အဆက်မပြတ် တီထွင်လျက်ရှိပါသည်။ ချစ်ပ်အရွယ်အစားကို တိုးမြှင့်ခြင်းသည် ဂိတ်တာဝန်ခံကို တိုးစေသည်။ ၎င်းသည် စက်အရွယ်အစားကို တိုးစေသည်။ ကူးပြောင်းခြင်းဆုံးရှုံးမှုကို လျှော့ချရန်အတွက် တံခါးပေါက်အား လျှော့ချရန် ရည်ရွယ်ချက်ဖြင့် လိုင်းအထူအောက်ခြေ ဓာတ်တိုးခြင်းကဲ့သို့သော နည်းပညာအသစ်များ ထွက်ပေါ်လာခဲ့သည်။ ဥပမာအားဖြင့်၊ နည်းပညာအသစ် SuperFET သည် conduction ဆုံးရှုံးမှုကို လျှော့ချနိုင်ပြီး RDS(ON) နှင့် gate charge (Qg) ကိုလျှော့ချခြင်းဖြင့် switching performance ကို တိုးတက်စေနိုင်သည်။ ဤနည်းအားဖြင့် MOSFET များသည် ကူးပြောင်းနေစဉ်အတွင်း မြန်နှုန်းမြင့် ဗို့အားလျှပ်စီးကြောင်းများ (dv/dt) နှင့် လက်ရှိ transients (di/dt) တို့ကို ရင်ဆိုင်နိုင်ပြီး ပိုမိုမြင့်မားသော switching frequencies များတွင်ပင် စိတ်ချယုံကြည်စွာ လည်ပတ်နိုင်ပါသည်။